封装核心组件及制造方法与流程

电气元件制品的制造及其应用技术封装核心组件及制造方法背景领域1.本公开的实施例总体涉及电子安装结构及其形成方法。更具体地，本文所述的实施例涉及半导体封装和pcb组件及其形成方法。背景技术：2.由于针对小型化的电子装置和部件的需求不断增加，对利用更大的电路密度的更快的处理能力的需求对在这样的集成电路芯片的制造中所使用的材料、结构和工艺提出了对应需求。然而，除了朝向更大的集成度和性能的这些趋势之外，存在对降低制造成本的永恒追求。3.一般而言，由于有机封装基板中的形成特征和连接的容易性以及与有机复合材料相关联的相对低的封装制造成本，已经在耦接至电路板(例如，印刷电路板(pcb))的有机封装基板上制造集成电路芯片。然而，随着电路密度的增加以及电子装置的进一步小型化，由于用于维持装置规模与相关联的性能要求的材料结构分辨率的限制，有机封装基板与常规互连pcb的利用变得不切实际。最近，已经利用被动式硅中介层作为重新分配层来制造2.5d和3d集成电路，以补偿与有机封装基板相关联的一些限制。硅中介层的利用通过电位驱动，以用于高带宽密度的低功率芯片对芯片通信，以及先进电子安装及封装应用中的异构集成寻求。然而，在硅中介层中的特征(诸如硅通孔(tsv))的形成仍然很困难且成本很高。特别地，高纵横比的硅通孔蚀刻、化学机械平面化和半导体后段工艺(beol)互连造成较高的成本。4.因此，本领域需要具有增加的密度的改善的半导体封装和pcb核心组件及其形成方法。技术实现要素：5.本公开总体涉及电子安装结构及其形成方法。6.在一个实施例中，提供一种半导体装置组件。半导体装置组件包括硅核心结构，所述硅核心结构具有与第二表面相对的第一表面以及小于约1000μm的厚度。一个或多个导电互连穿过硅核心结构形成，并且从第一表面与第二表面突出。半导体装置组件进一步包括形成于第一表面上的第一重新分配层以及形成于第二表面上的第二重新分配层。第一重新分配层与第二重新分配层各自具有形成于其上的一个或多个导电触点。7.在一个实施例中，提供一种半导体装置组件。半导体装置组件包括硅核心结构、钝化层和介电层。硅核心结构具有小于约1000μm的厚度。钝化层围绕硅核心结构，并且包括热氧化物。介电层形成于钝化层上，并且包括具有设置其中的二氧化硅颗粒的环氧树脂。8.在一个实施例中，提供一种半导体装置组件。半导体装置包括：硅核心结构；围绕硅结构并且包括热氧化物的钝化层；围绕钝化层并且由环氧树脂形成的介电层；以及形成于介电层上的重新分配层。重新分配层进一步包括：形成于介电层上并且由钼形成的粘合层；形成于粘合层上的铜种晶层；以及形成于铜种晶层上的铜层。9.本公开的实施例可以进一步提供一种半导体装置组件，包含：具有与第二侧相对的第一侧的硅核心结构；形成于第一侧上的第一重新分配层；以及形成于第二侧上的第二重新分配层。包含可流动的环氧树脂材料的介电层还可以形成于第一侧与第二侧上，并且具有在约5μm与约50μm之间的厚度。硅核心结构可以具有小于1500μm的厚度；形成于第一侧与第二侧上的金属包覆层；以及一个或多个导电互连，所述一个或多个导电互连形成于一个或多个贯穿组件通孔中，并且具有在第一侧与第二侧处暴露的表面。由介电层周向地定义一个或多个贯穿组件通孔中的每一者。第一重新分配层与第二重新分配层各自具有形成于其上的一个或多个导电触点。金属包覆层周向地围绕一个或多个导电互连中的每一者。金属包覆层在硅核心的基本上所有暴露的表面上可以具有在约100nm与约5μm之间的厚度。金属包覆层可以进一步通过设置于第一重新分配层与第二重新分配层中的一个或多个导电包覆连接来导电地耦接至接地。10.本公开的实施例可以进一步提供一种半导体装置组件，包含：具有小于1500μm的厚度的硅核心结构；形成于硅核心结构的至少两个表面上的金属或氧化物层；以及形成于金属或氧化物层上的介电层，所述介电层包含具有二氧化硅颗粒的环氧树脂。由介电层周向地定义并且具有小于约1500μm的直径的一个或多个通孔被设置成穿过半导体装置组件，并且被铜填充。周向地定义一个或多个通孔的介电层可以进一步被金属或氧化物层周向地围绕。具有一个或多个重新分配连接的重新分配层可以形成于介电层上。重新分配连接和被铜填充的通孔可以一起形成感应线圈。硅核心结构可以进一步包含其中含有硅电容器的一个或多个袋部。热交换器可以进一步设置于介电层之上，或者耦接至金属或氧化物层。11.本公开的实施例可以进一步提供一种半导体装置组件，包含：具有与第二侧相对的第一侧以及小于1500μm的厚度的硅核心结构；形成于第一侧与第二侧上的镍包覆层；以及包含环氧树脂并围绕镍包覆层的介电层。通孔阵列设置成穿过硅核心结构并且被导电材料填充，通孔阵列中的每个通孔由介电层定义。重新分配层形成于介电层上，并且包含：形成于介电层上的含钼粘合层；形成于粘合层上的铜种晶层；以及形成于铜种晶层上的铜层。附图说明12.为了能够详细理解本公开的上述特征，可通过参考实施例来获得以上简要概述的本公开的更具体描述，所述实施例中的一些图示于附图中。然而，应注意，附图仅图示示例性实施例，并且因此不应视为限制其范围，并且可以允许其他等效实施例。13.图1a示意性地图示根据本文所述的实施例的半导体核心组件的横截面图。14.图1b示意性地图示根据本文所述的实施例的半导体核心组件的横截面图。15.图1c示意性地图示根据本文所述的实施例的半导体核心组件的横截面图。16.图2是图示根据本文所述的实施例的用于形成图1a和图1b的半导体核心组件的工艺的流程图。17.图3是图示根据本文所述的实施例的用于构造用于半导体核心组件的基板的工艺的流程图。18.图4a至图4d示意性地图示根据本文所述的实施例的图3所描绘的工艺的不同阶段处的基板的横截面图。19.图5是图示根据本文所述的实施例的用于在半导体核心组件的核心结构上形成绝缘层的工艺的流程图。20.图6a至图6i示意性地图示根据本文所述的实施例的图5所描绘的工艺的不同阶段处的核心结构的横截面图。21.图7是图示根据本文所述的实施例的用于在半导体核心组件的核心结构上形成绝缘层的工艺的流程图。22.图8a至图8e示意性地图示根据本文所述的实施例的图7所描绘的工艺的不同阶段处的核心结构的横截面图。23.图9是图示根据本文所述的实施例的用于在半导体核心组件中形成互连的工艺的流程图。24.图10a至图10h示意性地图示根据本文所述的实施例的图9所描绘的工艺的不同阶段处的半导体核心组件的横截面图。25.图11是图示根据本文所述的实施例的用于在半导体核心组件上形成重新分配层的工艺的流程图。26.图12a至图12l示意性地图示根据本文所述的实施例的图11所描绘的工艺的不同阶段处的半导体核心组件的横截面图。27.图13a示意性地图示根据本文所述的实施例的包括半导体核心组件的芯片载体结构的横截面图。28.图13b示意性地图示根据本文所述的实施例的包括半导体核心组件的pcb结构的横截面图。29.图13c示意性地图示根据本文所述的实施例的包括半导体核心组件的pcb结构的横截面图。30.图14a示意性地图示根据本文所述的实施例的具有集成于其中的一个或多个无源装置的半导体核心组件的横截面图。31.图14b示意性地图示根据本文所述的实施例的具有集成于其中的一个或多个无源装置的半导体核心组件的横截面图。32.图14c示意性地图示根据本文所述的实施例的具有集成于其中的一个或多个无源装置的半导体核心组件的横截面图。33.图15a示意性地图示根据本文所述的实施例的具有集成于其中的一个或多个无源装置的半导体核心组件的横截面图。34.图15b示意性地图示根据本文所述的实施例的具有集成于其中的一个或多个无源装置的半导体核心组件的横截面图。35.图15c示意性地图示根据本文所述的实施例的待集成于半导体核心组件中的示例性无源装置的横截面图。36.图15d示意性地图示根据本文所述的实施例的具有集成于其中的图15c的无源装置的半导体核心组件的横截面图。37.图16示意性地图示根据本文所述的实施例的具有集成于其中的桥接装置的半导体核心组件的横截面图。38.为了促进理解，尽可能使用相同的附图标记来表示附图共有的相同元件。预期一个实施例的元件和特征可以有益地并入其他实施例，而无需进一步详述。具体实施方式39.本公开涉及半导体核心组件及其形成方法。本文所述的半导体核心组件可以用于形成半导体封装组件、pcb组件、pcb间隔件组件、芯片载体组件、中间载体组件(例如，用于图形卡)等。在一个实施例中，通过直接激光图案化来构造硅基板核心。一个或多个导电互连形成于基板核心中，而一个或多个重新分配层形成于其表面上。随后，硅基板核心可以作为用于半导体封装、pcb、pcb间隔件、芯片载体、中间载体等的核心结构。40.本文公开的包括新颖的薄形状因子半导体核心结构的方法和设备旨在取代较常规的利用玻璃纤维填充的环氧树脂框架的半导体封装、pcb和芯片载体结构。一般而言，当前半导体封装、pcb、间隔件和芯片载体的可扩展性受到通常用于形成这些各种结构的材料(例如，环氧树脂模制化合物、fr-4和fr-5等级的具有环氧树脂粘合剂的玻璃纤维编织布等)的刚性和平面性不足的限制。这些材料的固有性质造成图案化以及利用形成于其中的精细(例如，微米级)特征的困难。此外，作为当前使用的材料的性质(例如，绝缘性)的结果，玻璃纤维框架、板、模制化合物和设置成与其相邻的任何芯片之间可能出现热膨胀(cte)系数的不匹配。因此，当前封装、pcb、间隔件和载体结构需要具有较大间距的较大焊料凸块，以减轻cte不匹配所造成的任何翘曲的影响。因此，常规半导体封装、pcb、间隔件和载体框架的特征在于低的贯穿结构的电带宽，从而导致降低的总功率效率。本文所述的方法和设备提供用于克服与上述常规半导体封装、pcb、间隔件和载体结构相关联的许多缺点的半导体核心结构。41.图1a至图1c图示根据一些实施例的薄形状因子半导体核心组件100的横截面图。半导体核心组件100可以用于安装于其上的半导体封装的结构支撑与电互连。在进一步示例中，半导体核心组件100可以作为用于表面安装装置(诸如芯片或图形卡)的载体结构。半导体核心组件100通常包括核心结构102、可选的钝化层104(图1a和图1b所示)或金属包覆层114(图1c所示)和绝缘层118。42.在一个实施例中，核心结构102包括由任何合适的基板材料形成的图案化(例如，结构化)的基板。例如，核心结构102包括由iii-v族化合物半导体材料、硅(例如，具有约1与约10ohm-com之间的电阻率或约100w/mk的电导率)、结晶硅(例如，si《100》或si《111》)、氧化硅、硅锗、掺杂或未掺杂的硅、未掺杂的高电阻率硅(例如，具有较低溶解氧含量以及约5000至约10000ohm-cm之间的电阻率的浮带硅)、掺杂或未掺杂的多晶硅、氮化硅、碳化硅(例如，具有约500w/mk的电导率)、石英、玻璃(例如，硼硅酸盐玻璃)、蓝宝石、氧化铝、和/或陶瓷材料形成的基板。在一个实施例中，核心结构102包括单晶p型或n型硅基板。在一个实施例中，核心结构102包括多晶p型或n型硅基板。在另一实施例中，核心结构102包括p型或n型硅太阳能基板。一般而言，用于形成核心结构102的基板可以具有多边形或圆形形状。例如，核心结构102可以包括具有或不具有斜切边缘的基本上正方形的硅基板，所述硅基板的横向尺寸在约120mm与约180mm之间，诸如约150mm，或者在约156mm与约166mm之间。在另一示例中，核心结构102可以包括圆形的含硅晶片，晶片的直径在约20mm与约700mm之间，诸如约100mm与约500mm之间，例如约200mm或约300mm。43.核心结构102的厚度t1在约50μm与约1500μm之间，诸如厚度t1在约90μm与约780μm之间。例如，核心结构102的厚度t1在约100μm与约300μm之间，诸如厚度t1在约110μm与约200μm之间。在另一示例中，核心结构102的厚度t1在约70μm与约150μm之间，诸如厚度t1在约100μm与约130μm之间。在另一示例中，核心结构102的厚度t1在约700μm与约800μm之间，诸如厚度t1在约725μm与约775μm之间。44.核心结构102进一步包括形成于其中的一个或多个孔洞或核心通孔103(下文指称为“核心通孔”)，以使得导电互连能够穿过核心结构102进行布线。一般而言，一个或多个核心通孔103的形状基本上是圆柱形。然而，还考虑其他适合形态的核心通孔103。核心通孔103可以形成为单个且分离的穿过核心结构102的核心通孔103，或者形成于一个或多个群组或阵列中。在一个实施例中，每一核心通孔103之间的最小节距p1小于约1000μm，诸如约25μm与约200μm之间。例如，节距p1在约40μm与约150μm之间，诸如在约100μm与约140μm之间，例如约120μm。在一个实施例中，一个或多个核心通孔103的直径v1小于约500μm，诸如直径v1小于约250μm。例如，核心通孔103的直径v1在约25μm与约100μm之间，诸如直径v1在约30μm与约60μm之间。在一个实施例中，核心通孔103的直径v1为约40μm。45.图1a和图1b的可选的钝化层104可以形成于核心结构102的一个或多个表面上，包括第一表面106、第二表面108和核心通孔103的一个或多个侧壁。在一个实施例中，钝化层104形成于核心结构102的基本上所有外部表面上，使得钝化层104基本上围绕核心结构102。因此，钝化层104为核心结构102提供保护外屏障，以防止腐蚀和其他损伤形式。在一个实施例中，钝化层104由氧化膜或氧化层(诸如热氧化层)形成。在一些示例中，钝化层104的厚度在约100nm与约3μm之间，诸如厚度在约200nm与约2.5μm之间。在一个示例中，钝化层104的厚度在约300nm与约2μm之间，诸如厚度为约1.5μm。46.在图1c所示的实施例中，核心结构102包括金属包覆层114，金属包覆层114用于代替钝化层104，并形成于核心结构102的一个或多个表面(包括第一表面106、第二表面108和核心通孔103的一个或多个侧壁)上。在一个实施例中，金属包覆层114形成于核心结构102的基本上所有外部表面上，使得金属包覆层114基本上围绕核心结构102。金属包覆层114充当参考层(例如，接地层或电压供应层)，并设置于基板302上，以保护随后形成的连接免受电磁干扰，并为用于形成核心结构102的半导体材料(si)屏蔽半导体信号。在一个实施例中，金属包覆层114包括导电金属层(包括镍、铝、金、钴、银、钯、锡等)。在一个实施例中，金属包覆层114包括金属层(包括合金或纯金属(包括镍、铝、金、钴、银、钯、锡等))。金属包覆层114的厚度通常在约50nm与约10μm之间，诸如在约100nm与约5μm之间。47.绝缘层118形成于核心结构102、钝化层104、或金属包覆层114的一个或多个表面上，并且可以基本上包覆钝化层104、金属包覆层114、和/或核心结构102。因此，如图1a所描绘，绝缘层118可以延伸进入核心通孔103，并且涂覆核心通孔103的侧壁上所形成的钝化层104或金属包覆层114，或者直接涂覆核心结构102，由此定义直径v2。在一个实施例中，绝缘层118从核心结构102的外表面、钝化层114、或金属包覆层114到绝缘层118的相邻外表面(例如，主表面105、107)的厚度t2小于约50μm，诸如厚度t2小于约20μm。例如，绝缘层118的厚度t2在约5μm与约10μm之间。48.在一个实施例中，绝缘层118由基于聚合物的介电材料形成。例如，绝缘层118由可流动的堆积材料形成。因此，尽管在下文指称为“绝缘层”，但是绝缘层118还可以描述成介电层。在进一步实施例中，绝缘层118由具有陶瓷填充物(诸如二氧化硅(sio2)颗粒)的环氧树脂材料形成。可以用于形成绝缘层118的陶瓷填充物的其他示例包括氮化铝(aln)、氧化铝(al2o3)、碳化硅(sic)、氮化硅(si3n4)、sr2ce2ti5o16、硅酸锆(zrsio4)、硅灰石(casio3)、氧化铍(beo)、二氧化铈(ceo2)、氮化硼(bn)、钙铜钛氧化物(cacu3ti4o12)、氧化镁(mgo)、二氧化钛(tio2)、氧化锌(zno)等。在一些示例中，用于形成绝缘层118的陶瓷填充物的颗粒的尺寸在约40nm与约1.5μm之间(诸如在约80nm与约1μm之间)的范围内。例如，陶瓷填充物的颗粒的尺寸在约200nm与约800nm之间(诸如在约300nm与约600nm之间)的范围内。在一些实施例中，陶瓷填充物所包括的颗粒的尺寸小于核心结构102中的相邻核心通孔103的宽度或直径的约10％，诸如尺寸小于核心通孔103的宽度或直径的约5％。49.一个或多个贯穿组件孔洞或通孔113(下文指称为“贯穿组件通孔”)形成为穿过绝缘层118，其中绝缘层118延伸进入核心通孔103。例如，贯穿组件通孔113可以居中地形成于核心通孔103内，核心通孔103具有设置于其中的绝缘层118。因此，绝缘层118形成贯穿组件通孔113的一个或多个侧壁，其中贯穿组件通孔113的直径v2小于核心通孔103的直径v1。在一个实施例中，贯穿组件通孔113的直径v2小于约100μm，诸如小于约75μm。例如，贯穿组件通孔113的直径v2小于约50μm，诸如小于约35μm。在一个实施例中，贯穿组件通孔113的直径在约25μm与约50μm之间，诸如直径在约35μm与约40μm之间。50.贯穿组件通孔113提供通道，一个或多个电互连144穿过所述通道形成于半导体核心组件100中。在一个实施例中，电互连144形成为穿过半导体核心组件100的整个厚度(即，从半导体核心组件100的第一主表面105至第二主表面107)。例如，对应于半导体核心组件100的总厚度的电互连144的纵向长度在约50μm与约1000μm之间，诸如纵向长度在约200μm与约800μm之间。在一个示例中，电互连144的纵向长度在约400μm与约600μm之间，诸如纵向长度为约500μm。在另一实施例中，电互连144仅形成为穿过半导体核心组件100的厚度的一部分。在进一步实施例中，电互连144可以从半导体核心组件100的主表面(诸如如图1a所描绘的主表面105、107)突出。电互连144可以由用于集成电路、电路板、芯片载体等领域的任何导电材料形成。例如，电互连144由金属材料(诸如铜、铝、金、镍、银、钯、锡等)形成。51.在图1a所描绘的实施例中，电互连144的横向厚度等于电互连144形成于其中的贯穿组件通孔113的直径v2。在另一实施例中(诸如如图1b所描绘)，半导体核心组件100进一步包括形成于其上的粘合层140和/或种晶层142以用于电互连144的电隔离。在一个实施例中，粘合层140形成于与电互连144相邻的绝缘层118的表面(包括贯穿组件通孔113的侧壁)上。因此，如图1b所描绘，电互连144的横向厚度小于电互连144形成于其中的贯穿组件通孔113的直径v2。在又另一实施例中，电互连144仅覆盖贯穿组件通孔113的侧壁的表面，并且因此可以具有穿过其中的中空核心。52.粘合层140可以由任何合适的材料(包括但不限于钛、氮化钛、钽、氮化钽、锰、氧化锰、钼、氧化钴、氮化钴等)形成。在一个实施例中，粘合层140的厚度b1在约10nm与约300nm之间，诸如在约50nm与约150nm之间。例如，粘合层140的厚度b1在约75nm与约125nm之间，诸如约100nm。53.可选的种晶层142包含导电材料，包括但不限于铜、钨、铝、银、金、或任何其他合适的材料或其组合。种晶层142可以形成于粘合层140上，或者直接形成于贯穿组件通孔113的侧壁上(例如，在绝缘层118上，而其间没有粘合层)。在一个实施例中，种晶层142的厚度在约50nm与约500nm之间，诸如在约100nm至约300nm之间。例如，种晶层142的厚度在约150nm与约250nm之间，诸如约200nm。54.在一些实施例中(诸如如图1b所描绘)，半导体核心组件100进一步包括形成于半导体核心组件100的第一侧175和/或第二侧177上的一个或多个重新分配层150(重新分配层150在图1b中被描绘为形成于第二侧177上)。在一个实施例中，重新分配层150由与绝缘层118基本上相同的材料(例如，基于聚合物的介电材料)形成，并由此形成其扩展。在其他实施例中，重新分配层150由与绝缘层118不同的材料形成。例如，重新分配层150可以由可光定义的聚酰亚胺材料、非光敏性聚酰亚胺、聚苯并恶唑(pbo)、苯并环丁烯(bcb)、二氧化硅、和/或氮化硅形成。在另一示例中，重新分配层150由与绝缘层118不同的无机介电材料形成。在一个实施例中，重新分配层150的厚度在约5μm与约50μm之间，诸如厚度在约10μm与约40μm之间。例如，重新分配层150的厚度在约20μm与约30μm之间，诸如约25μm。55.重新分配层150可以包括形成为穿过重新分配通孔153的一个或多个重新分配连接154，以将电互连144的接触点重新定位至半导体核心组件100的表面上的期望位置(诸如主表面105、107)。在一些实施例中，重新分配层150可以进一步包括形成于主表面105、107上的一个或多个外部电连接(未图示)(诸如球栅阵列或焊料球)。一般而言，相对于贯穿组件通孔113与电互连144，重新分配通孔153与重新分配连接154分别具有基本上类似或较小的横向尺寸。例如，重新分配通孔153的直径v3在约2μm与约50μm之间，诸如直径v3在约10μm与约40μm之间，诸如直径v3在约20μm与约30μm之间。此外，重新分配层150可以包括形成于与重新分配连接154相邻的表面(包括重新分配通孔153的侧壁)上的粘合层140与种晶层142。56.在核心结构102包括金属包覆层114的实施例中(诸如图1c)，金属包覆层114进一步耦接到至少一个包覆连接116，而在半导体核心组件100的至少一侧上形成连接点。在某些实施例中，金属包覆层114耦接至形成于半导体核心组件100的相对侧上的两个包覆连接116。包覆连接116可以连接至由与半导体核心组件100堆叠(例如，在上方或下方)的一个或多个半导体装置所使用的公共接地(诸如示例性接地119)。替代地，包覆连接116连接至参考电压(诸如功率电压)。如图所示，包覆连接116形成于绝缘层118中，并将金属包覆层114连接至设置于半导体核心组件100的表面上或表面处(诸如主表面107和105)的包覆连接116的连接端，使得金属包覆层114可以连接至外部公共接地或参考电压(在图1c中图示为连接至接地119的示例性连接)。57.金属包覆层114可以经由包覆连接116与任何其他合适的耦接构件电耦接至外部接地119。例如，包覆连接116可以通过半导体核心组件100的相对侧上的焊料凸块间接耦接至外部接地119。在某些实施例中，在耦接至外部接地119之前，包覆连接116可以首先穿过单独的电子系统或装置布线。金属包覆层114与外部接地119之间的接地路径的利用减少或消除互连144和/或重新分配连接154之间的干扰，并防止耦接至其的集成电路的短路(这可能损伤半导体核心组件100以及与其集成或堆叠的任何系统或装置)。58.类似于电互连144与重新分配连接154，包覆连接116由任何合适的导电材料(包括但不限于镍、铜、铝、金、钴、银、钯、锡等)形成。包覆连接116通过包覆通孔123沉积或镀覆，包覆通孔123基本上类似于贯穿组件通孔113或重新分配通孔153，但是仅横穿半导体核心组件100的一部分(例如，从其表面到核心结构102)。因此，包覆通孔123可以形成为穿过绝缘层118，而在具有形成于其上的金属包覆层114的核心结构102的正上方或下方。此外，类似于电互连144与重新分配连接154，包覆连接116可以完全填充包覆通孔123，或者衬在其内周壁上，由此具有中空核心。59.在某些实施例中，包覆通孔123与包覆连接116的横向尺寸(例如，分别为直径和横向厚度)基本上类似于直径v2。在某些实施例中，粘合层140与种晶层142形成于包覆通孔123中，所以包覆通孔123的直径可以基本上类似于直径v2，并且包覆连接116的横向厚度可以小于直径v2，诸如横向厚度基本上类似于直径v3。在某些实施例中，包覆通孔123的直径为约5μm。60.图2图示形成半导体核心组件的代表性方法200的流程图。方法200具有多个操作210、220、230和240。每一操作参照图3至图12l进行更详细的描述。所述方法可以包括一个或多个附加操作，在任何定义的操作之前、两个定义的操作之间、或在所有定义的操作之后执行这些附加操作(除非上下文排除可能性)。61.一般而言，方法200包括：在操作210处，构造用作核心结构(例如，框架)的基板，参照图3与图4a至图4d进一步进行更详细的描述。在操作220处，绝缘层形成于核心结构102上，并且参照图5、图6a至图6i、图7和图8a至图8e进一步进行更详细的描述。在操作230处，一个或多个互连经形成为穿过核心结构102与绝缘层，并且参照图9和图10a至图10h进一步进行更详细的描述。在操作240处，重新分配层形成于绝缘层上，以将互连的接触点重新定位至组装核心组件的表面上的期望位置，以及随后将核心组件切割成单片。在一些实施例中，除了第一重新分配层之外，还可以形成一个或多个附加重新分配层，参照图11和图12a至图12l进一步进行更详细的描述。62.图3图示用于将基板400构造成用作核心结构的代表性方法300的流程图。图4a至图4d示意性地图示图3所表示的基板结构化工艺300的各个阶段处的基板400的横截面图。因此，为了清楚起见，本文一起描述图3和图4a至图4d。63.方法300开始于操作310处，并且对应于图4a。如参照上述核心结构102所述，基板400由任何合适的基板材料形成，包括但不限于iii-v族化合物半导体材料、硅、结晶硅(例如，si《100》或si《111》)、氧化硅、硅锗、掺杂或未掺杂的硅、未掺杂的高电阻率硅、掺杂或未掺杂的多晶硅、氮化硅、碳化硅、石英、玻璃材料(例如，硼硅酸盐玻璃)、蓝宝石、氧化铝、和/或陶瓷材料。在一个实施例中，基板400是单晶p型或n型硅基板。在一个实施例中，基板400是多晶p型或n型硅基板。在另一实施例中，基板400是p型或n型硅太阳能基板。基板400可以进一步具有多边形或圆形形状。例如，基板400可以包括具有或不具有斜切边缘的基本上正方形的硅基板，所述硅基板的横向尺寸在约120mm与约180mm之间。在另一示例中，基板400可以包括圆形的含硅晶片，所述含硅晶片的直径在约20mm与约700mm之间，诸如在约100mm与约500mm之间，例如约200mm或约300mm。除非另有说明，否则本文所述的实施例与示例在具有约50μm与约1500μm之间的厚度(诸如厚度在约90μm与约780μm之间)的基板上进行。例如，基板400的厚度在约100μm与约300μm之间，诸如厚度在约110μm与约200μm之间。64.在操作310之前，可以通过线锯、划线和折断、机械磨擦锯、或激光切割来将基板400切片，并与块状材料分离。切片通常会造成从切片形成的基板表面中的机械缺陷或畸形(诸如刮痕、微裂纹、碎裂和其他机械缺陷)。因此，在操作310处，将基板400暴露于第一损伤移除工艺，以使其表面平滑和平坦化，并移除机械缺陷，以准备用于随后的结构化操作。在一些实施例中，可以通过调整第一损伤工艺的工艺参数来进一步使基板400变薄。例如，随着对于第一损伤移除工艺的暴露增加，可以减少基板400的厚度。65.在操作310处，第一损伤移除工艺包括将基板400暴露于基板抛光工艺和/或蚀刻工艺，然后暴露于冲洗和干燥工艺。在一些实施例中，操作310包括化学机械抛光(cmp)工艺。在一个实施例中，蚀刻工艺为包括缓冲蚀刻工艺的湿式蚀刻工艺，缓冲蚀刻工艺选择性地移除期望材料(例如，污染物以及其他不期望的化合物)。在其他实施例中，蚀刻工艺是利用各向同性水性蚀刻工艺的湿式蚀刻工艺。任何合适的湿式蚀刻剂或湿式蚀刻剂的组合可以用于湿式蚀刻工艺。在一个实施例中，将基板400浸入水性hf蚀刻溶液中，以进行蚀刻。在另一实施例中，将基板400浸入水性koh蚀刻溶液中，以进行蚀刻。66.在一些实施例中，在蚀刻工艺期间，蚀刻溶液被加热至约30℃与约100℃之间(诸如约40℃与90℃之间)的温度。例如，蚀刻溶液被加热至约70℃的温度。在其他实施例中，在操作310处，蚀刻工艺是干式蚀刻工艺。干式蚀刻工艺的示例包括基于等离子体的干式蚀刻工艺。通过控制基板400暴露于蚀刻工艺期间所使用的蚀刻剂(例如，蚀刻溶液)的时间来调节基板400的厚度。例如，随着对于蚀刻剂的暴露增加，基板400的最终厚度减少。替代地，随着对于蚀刻剂的暴露减少，基板400可以具有更大的最终厚度。67.在操作320处，针对现在平坦化且基本上无缺陷的基板400进行图案化，以在其中形成一个或多个核心通孔403(在图4b的基板400的横截面中描绘四个核心通孔403)。核心通孔403用于形成穿过基板400的直接接触电互连。68.一般而言，可以通过激光烧蚀(例如，直接激光图案化)来形成一个或多个核心通孔403。可以利用任何合适的激光烧蚀系统来形成一个或多个核心通孔403。在一些示例中，激光烧蚀系统利用红外(ir)激光源。在一些示例中，激光源是皮秒紫外线(uv)激光器。在其他示例中，激光器是飞秒uv激光器。在又其他示例中，激光源是飞秒绿色激光器。激光烧蚀系统的激光源产生连续激光束或脉冲激光束，以用于基板400的图案化。例如，激光源可以产生具有5khz与500khz之间(诸如10khz与约200khz之间)的频率的脉冲激光束。在一个示例中，激光源被配置成用约10瓦特与约100瓦特之间的输出功率以约200nm与约1200nm之间的波长以及约10ns与约5000ns之间的脉冲持续时间递送脉冲激光束。激光源被配置成形成基板400中的特征(包括核心通孔403)的任何期望图案。69.在一些实施例中，在进行图案化之前，基板400可选地耦接至载体板(未图示)。可选的载体板可以在对基板400进行图案化期间为基板400提供机械支撑，并且可以防止基板400断裂。载体板可以由任何合适的化学稳定且热稳定的刚性材料(包括但不限于玻璃、陶瓷、金属等)形成。在一些示例中，载体板的厚度在约1mm与约10mm之间，诸如在约2mm与约5mm之间。在一个实施例中，载体板具有带纹理的表面。在其他实施例中，载体板具有经抛光或经平滑的表面。基板400可以利用任何合适的临时粘合材料(包括但不限于蜡、胶、或类似粘合材料)耦接至载体板。70.在一些实施例中，将基板400图案化可能在基板400的表面上造成不希望的机械缺陷，包括碎裂、裂纹、和/或翘曲。因此，在执行操作320以在基板400中形成核心通孔403之后，在操作330处，将基板400暴露于第二损伤移除和清洁工艺(基本上类似于操作310处的第一损伤移除工艺)，以使基板400的表面平滑，并移除不希望的碎屑。如上所述，第二损伤移除工艺包括将基板400暴露于湿式或干式蚀刻工艺，然后进行冲洗和干燥。蚀刻工艺进行预定的持续时间，以使基板400的表面平滑，并且尤其是暴露于激光图案化操作的表面。在另一方面，蚀刻工艺用于从图案化工艺移除残留在基板400上的任何不希望的碎屑。71.在操作330处移除基板400中的机械缺陷之后，在操作340和图4d处将基板400暴露于钝化或金属化工艺，以在基板400的期望表面(例如，基板400的全部表面)上生长或沉积钝化层(诸如氧化物层404)或金属层(例如，金属包覆层414)。在一个实施例中，钝化工艺是热氧化工艺。热氧化工艺在约800℃与约1200℃之间的温度(例如，约850℃与约1150℃之间)下进行。例如，热氧化工艺在约900℃与约1100℃之间的温度(例如，约950℃与约1050℃之间的温度)下进行。在一个实施例中，热氧化工艺是利用水蒸汽作为氧化剂的湿式氧化工艺。在一个实施例中，热氧化工艺是利用分子氧作为氧化剂的干式氧化工艺。可以预期在操作340处，基板400可以暴露于任何合适的钝化工艺，以在其上形成氧化物层404或任何其他合适的钝化层。所得到的氧化物层404的厚度通常在约100nm与约3μm之间，诸如在约200nm与约2.5μm之间。例如，氧化物层404的厚度在约300nm与约2μm之间，诸如约1.5μm。替代地，金属化工艺可以是任何合适的金属沉积工艺(包括化学沉积工艺、电镀工艺、化学气相沉积工艺、蒸发沉积工艺、和/或原子层沉积工艺)。在某些实施例中，金属包覆层414的至少一部分包括通过在基板400(例如，n-si基板或p-si基板)的表面上进行直接置换或置换镀覆而形成的沉积的镍(ni)层。例如，基板400在约60℃与约95℃之间的温度以及约11的ph下暴露于具有包括0.5m的niso4与nh4oh的组成物的镍置换镀覆浴达约2分钟与约4分钟之间的时间段。在不存在还原剂的情况下，将硅基板400暴露于具有镍离子的水性电解质会造成基板400的表面处的局部氧化/还原反应，由此导致金属镍镀覆于其上。因此，镍置换镀覆使得能够利用稳定溶液在基板400的硅材料上选择性地形成薄且纯的镍层。此外，工艺是自限性的，因此一旦镀覆基板400的所有表面(例如，不存在镍可以形成于其上的剩余硅)，则反应停止。在某些实施例中，镍金属包覆层414可以用作种晶层，以用于镀覆附加金属层(诸如用于通过化学镀和/或电解镀方法来镀覆镍或铜)。在进一步实施例中，在镍置换镀覆浴之前将基板400暴露于sc-1预清洁溶液与hf氧化物蚀刻溶液，以促进镍金属包覆层414对基板400的粘合。72.在钝化或金属化之后，基板400已经准备好用作核心结构402，以用于核心组件(诸如半导体核心组件100)的形成。图5和图7分别图示用于形成核心结构402上的绝缘层618的代表性方法500和700的流程图。图6a至图6i示意性地图示图5所描绘的方法500的不同阶段处的核心结构402的横截面图，而图8a至图8e示意性地图示图7所描绘的方法700的不同阶段处的核心结构402的横截面图。为了清楚起见，本文一起描述图5和图6a至图6i，并且本文一起描述图7和图8a至图8e。73.一般而言，方法500开始于操作502和图6a处，其中第一侧475处的核心结构402的第一表面406(现在具有形成于其中的核心通孔403以及形成于其上的氧化物层404)被放置并固定于第一绝缘膜616a上。在一个实施例中，第一绝缘膜616a包括由基于聚合物的介电材料形成的一个或多个层。例如，第一绝缘膜616a包括由可流动的堆积材料形成的一个或多个层。在一个实施例中，第一绝缘膜616a包括可流动的环氧树脂层618a。一般而言，环氧树脂层618a的厚度小于约60μm，诸如在约5μm与约50μm之间。例如，环氧树脂层618a的厚度在约10μm与约25μm之间。74.环氧树脂层618a可以由含有陶瓷填充物的环氧树脂(诸如被二氧化硅(sio2)颗粒填充(例如，包含二氧化硅(sio2)颗粒)的环氧树脂)形成。可以用于形成环氧树脂层618a以及绝缘膜616a的其他层的陶瓷填充物的其他示例包括氮化铝(aln)、氧化铝(al2o3)、碳化硅(sic)、氮化硅(si3n4)、sr2ce2ti5o16、硅酸锆(zrsio4)、硅灰石(casio3)、氧化铍(beo)、二氧化铈(ceo2)、氮化硼(bn)、钙铜钛氧化物(cacu3ti4o12)、氧化镁(mgo)、二氧化钛(tio2)、氧化锌(zno)等。在一些示例中，用于形成环氧树脂层618a的陶瓷填充物所具有的颗粒的尺寸在约40nm与约1.5μm之间(诸如在约80nm与约1μm之间)的范围内。例如，用于形成环氧树脂层618a的陶瓷填充物所具有的颗粒的尺寸在约200nm与约800nm之间(诸如在约300nm与约600nm之间)的范围内。75.在一些实施例中，第一绝缘膜616a进一步包括一个或多个保护层。例如，第一绝缘膜616a包括聚乙二醇对苯二甲酸酯(pet)保护层622a(诸如双轴pet保护层622a)。然而，针对第一绝缘膜616a考虑了层与材料的任何合适数量和组合。在一些实施例中，整个绝缘膜616a的厚度小于约120μm，诸如厚度小于约90μm。76.在一些实施例中，在将核心结构402固定至第一绝缘膜616a之后，随后核心结构402可以放置于与其第一侧475相邻的载体624上，以用于稍后的处理操作期间的附加机械稳定。一般而言，载体624由能够承受高于100℃的温度的任何合适的机械稳定且热稳定的材料形成。例如，在一个实施例中，载体624包含聚四氟乙烯(ptfe)。在另一示例中，载体624由聚乙二醇对苯二甲酸酯(pet)形成。77.在操作504和图6b处，第一保护膜660被固定至核心结构402的第二侧477上的第二表面408。保护膜660在第二侧477上耦接至核心结构402，并与第一绝缘膜616a相对，使得保护膜660覆盖核心通孔403。在一个实施例中，保护膜660由与保护层622a类似的材料形成。例如，保护膜660由pet(诸如双轴pet)形成。然而，保护膜660可以由任何合适的保护材料形成。在一些实施例中，保护膜660的厚度在约50μm与约150μm之间。78.在操作506处，将核心结构402(现在在第一侧475处固定至绝缘膜616a且在第二侧477处固定至保护膜660)暴露于第一层压工艺。在层压工艺期间，核心结构402暴露于升高的温度下，从而使绝缘膜616a的环氧树脂层618a软化并流动进入绝缘膜616a与保护膜660之间的开放空隙或容积(诸如进入核心通孔403)。因此，如图6c所描绘，核心通孔403至少部分地被环氧树脂层618a的绝缘材料填充(例如，占据)。此外，核心结构402被环氧树脂层618a的绝缘材料部分地围绕。79.在一个实施例中，层压工艺是可以在高压釜或其他合适的装置中执行的真空层压工艺。在一个实施例中，通过使用热压工艺来执行层压工艺。在一个实施例中，层压工艺在约80℃与约140℃之间的温度下执行并且执行达约1分钟与约30分钟之间的时间段。在一些实施例中，层压工艺包括约1磅/平方英寸与约150磅/平方英寸之间的压力的施加，同时将约80℃与约140℃之间的温度施加至核心结构402与绝缘膜616a达约1分钟与约30分钟之间的时间段。例如，层压工艺通过施加约10磅/平方英寸与约100磅/平方英寸之间的压力以及约100℃与约120℃之间的温度达约2分钟与10分钟之间的时间段来执行。例如，层压工艺在约110℃的温度下执行达约5分钟的时间段。80.在操作508处，移除保护膜660，并且将核心结构402(现在具有至少部分地围绕核心结构402以及部分地填充核心通孔403的环氧树脂层618a的层压绝缘材料)放置于第二保护膜662上。如图6d所描绘，第二保护膜662耦接至与第一侧475相邻的核心结构402，使得第二保护膜662设置成抵靠(例如，邻近)绝缘膜616a的保护层622a。在一些实施例中，核心结构402(现在耦接至保护膜662)可以可选地放置于载体624上，以用于第一侧475上的附加机械支撑。在一些实施例中，在将保护膜662与核心结构402耦接之前，将保护膜662放置于载体624上。一般而言，保护膜662在组成上与保护膜660基本上类似。例如，保护膜662可以由pet(诸如双轴pet)形成。然而，保护膜662可以由任何合适的保护材料形成。在一些实施例中，保护膜662的厚度在约50μm与约150μm之间。81.在将核心结构402耦接至第二保护膜662之后，在操作510和图6e处，将第二绝缘膜616b(基本上类似于第一绝缘膜616a)放置在第二侧477之上，由此替换保护膜660。在一个实施例中，第二绝缘膜616b定位于核心结构402的第二侧477上，使得第二绝缘膜616b的环氧树脂层618b覆盖核心通孔403。在一个实施例中，核心结构402上的第二绝缘膜616b的放置可以形成在绝缘膜616b与环氧树脂层618a的经层压的绝缘材料(部分地围绕核心结构402且部分地填充核心通孔403)之间的一个或多个空隙。类似于绝缘膜616a，第二绝缘膜616b可以包括由基于聚合物的介电材料形成的一个或多个层。如图6e所描绘，第二绝缘膜616b包括基本上类似于如上所述的环氧树脂层618a的环氧树脂层618b。第二绝缘膜616b可以进一步包括由类似于保护层622a的材料(诸如pet)形成的保护层622b。82.在操作512处，如图6f所描绘，将第三保护膜664放置于第二绝缘膜616b之上。一般而言，保护膜664在组成上与保护膜660、662基本上类似。例如，保护膜664由pet(诸如双轴pet)形成。然而，保护膜664可以由任何合适的保护材料形成。在一些实施例中，保护膜664的厚度在约50μm与约150μm之间。83.在操作514和图6g处，将核心结构402(现在在第二侧477上固定至绝缘膜616b与保护膜664并且在第一侧475上固定至保护膜662与可选的载体624)暴露于第二层压工艺。类似于操作504处的层压工艺，核心结构402暴露于升高的温度下，从而使绝缘膜616b的环氧树脂层618b软化并流动进入绝缘膜616b与环氧树脂层618a的经层压的绝缘材料之间的任何开放空隙或容积，由此将自身与环氧树脂层618a的绝缘材料整合。因此，核心通孔403变得被两个环氧树脂层618a、618b的绝缘材料完全填充(例如，封装、密封)。84.在一个实施例中，第二层压工艺是可以在高压釜或其他合适的装置中执行的真空层压工艺。在一个实施例中，通过使用热压工艺来执行层压工艺。在一个实施例中，层压工艺在约80℃与约140℃之间的温度下执行并且执行达约1分钟与约30分钟之间的时间段。在一些实施例中，层压工艺包括约1磅/平方英寸与约150磅/平方英寸之间的压力的施加，同时将约80℃与约140℃之间的温度施加至核心结构402与绝缘膜616a达约1分钟与约30分钟之间的时间段。例如，层压工艺通过施加约10磅/平方英寸与约100磅/平方英寸之间的压力以及约100℃与约120℃之间的温度达约2分钟与10分钟之间的时间段来执行。例如，层压工艺在约110℃的温度下执行达约5分钟的时间段。85.在层压之后，在操作516处，将核心结构402从载体624脱离，并且移除保护膜662、664，从而导致经层压的中间核心组件602。如图6h所描绘，中间核心组件602包括核心结构402，核心结构402具有一个或多个核心通孔403，一个或多个核心通孔403穿过核心结构402而形成，并被绝缘膜616a、616b的绝缘介电材料填充。环氧树脂层618a、618b的绝缘介电材料进一步包覆具有形成于其上的氧化层404的核心结构402，使得绝缘材料覆盖核心结构402的至少两个表面或侧面(例如，表面406、408)。在一些示例中，在操作516处，还从中间核心组件602移除保护层622a、622b。一般而言，通过任何合适的机械工艺(例如，从中间核心组件602剥离)从中间核心组件602移除保护层622a和622b、载体624和保护膜662和664。86.在移除保护层622a、622b与保护膜662、664之后，中间核心组件602暴露于固化工艺，以完全固化(即，通过化学反应和交联来进行硬化)环氧树脂层618a、618b的绝缘介电材料，由此形成绝缘层618。绝缘层618基本上围绕核心结构402，并填充核心通孔403。例如，绝缘层618至少接触或包封核心结构402的107、477(包括表面406、408)。87.在一个实施例中，固化工艺在高温下执行，以完全固化中间核心组件602。例如，固化工艺在约140℃与约220℃之间的温度下执行并且执行达约15分钟与约45分钟之间的时间段，诸如在约160℃与约200℃之间的温度下执行并且执行达约25分钟与约35分钟之间的时间段。例如，固化工艺在约180℃的温度下执行并且执行达约30分钟的时间段。在进一步实施例中，操作516处的固化工艺在环境(例如，大气)压力条件下或附近执行。88.在固化之后，在操作518处，将一个或多个贯穿组件通孔613钻穿中间核心组件602，从而形成穿过中间核心组件602的整个厚度的通道，以用于随后的互连形成。在一些实施例中，中间核心组件602可以放置在载体(诸如载体624)上，以在贯穿组件通孔613的形成期间进行机械支撑。将贯穿组件通孔613钻穿形成于核心结构402中并且随后被绝缘层618填充的核心通孔403。因此，填充于核心通孔403内的绝缘层618可以周向地围绕贯穿组件通孔613。通过使绝缘层618的含有陶瓷填充物的环氧树脂材料衬在核心通孔403的壁上，相较于利用常规通孔绝缘衬垫或膜的其他常规互连结构，完成的(例如，最终的)半导体核心组件1270(参照图10g、图11和图12k与图12l描述)中的导电硅基核心结构402与互连1044之间的电容耦合(参照图9和图10a至图10h描述)明显降低。此外，绝缘层618的环氧树脂材料的可流动性质能够实现更一致且可靠的包封和绝缘，由此通过最小化完成的半导体核心组件1270的泄漏电流来增强电性能。89.在一个实施例中，贯穿组件通孔613的直径小于约100μm，诸如小于约75μm。例如，贯穿组件通孔613的直径小于约50μm，诸如小于约35μm。在一些实施例中，贯穿组件通孔613的直径在约25μm与约50μm之间，诸如直径在约35μm与约40μm之间。在一个实施例中，使用任何合适的机械工艺来形成贯穿组件通孔613。例如，使用机械钻孔工艺来形成贯穿组件通孔613。在一个实施例中，通过激光烧蚀来形成穿过中间核心组件602的贯穿组件通孔613。例如，使用紫外线激光来形成贯穿组件通孔613。在一个实施例中，用于激光烧蚀的激光源的频率在约5khz与约500khz之间。在一个实施例中，激光源被配置成用约50微焦耳(μj)与约500μj之间的脉冲能量以约10ns与约100ns之间的脉冲持续时间递送脉冲激光束。使用包含小陶瓷填充物颗粒的环氧树脂材料进一步促进小直径通孔(诸如贯穿组件通孔613)的更精确且准确的激光图案化，这是因为在激光烧蚀工艺期间环氧树脂材料中的小陶瓷填充物颗粒表现出减少的离开要形成通孔的区域的激光的激光反射、散射、衍射和透射。90.在一些实施例中，贯穿组件通孔613形成于核心通孔403内(例如，穿过核心通孔403)，使得核心通孔403的侧壁上的剩余的含有陶瓷填充物的环氧树脂材料(例如，介电绝缘材料)的平均厚度在约1μm与约50μm之间。例如，核心通孔403的侧壁上的剩余的含有陶瓷填充物的环氧树脂材料的平均厚度在约5μm与约40μm之间，诸如在约10μm与约30μm之间。因此，形成贯穿组件通孔613之后所得到的结构可以描述成“通孔中的通孔”(例如，在核心结构的通孔内的介电材料居中地形成的通孔)。在某些实施例中，通孔中的通孔结构包括介电侧壁钝化，介电侧壁钝化由陶瓷颗粒所填充的环氧树脂材料组成，并设置于核心通孔403的侧壁上所形成的热氧化物的薄层上。91.在金属包覆层114、414形成于核心结构102之上的实施例中，还可以在操作518处形成一个或多个包覆通孔123，以提供用于包覆连接116的通道(如图1c所示)。如上所述，包覆通孔123形成于核心结构102上方和/或下方的绝缘层118中，以使得金属包覆层114、414能够耦接至包覆连接116，使得金属包覆层114、414可以连接至外部公共接地或参考电压。在一个实施例中，包覆通孔123的直径小于约100μm，诸如小于约75μm。例如，包覆通孔123的直径小于约50μm，诸如小于约35μm。在一些实施例中，包覆通孔123的直径在约5μm与约25μm之间，诸如直径在约10μm与约20μm之间。92.在形成贯穿组件通孔613和/或包覆通孔123(如图1c所示)之后，中间核心组件602暴露于去污工艺。在去污工艺期间，从中间核心组件602移除在形成贯穿组件通孔613和/或包覆通孔123期间的激光烧蚀所造成的任何不希望的残留物和/或碎屑。因此，去污工艺清洁通孔，以用于后续的金属化。在一个实施例中，去污工艺是湿式去污工艺。可以针对湿式去污工艺使用任何合适的溶剂、蚀刻剂、和/或其组合。在一个示例中，甲醇可以用作溶剂，并且氯化铜(ii)二水合物(cucl2·h2o)可以用作蚀刻剂。取决于残留物厚度，中间核心组件602对湿式去污工艺的暴露持续时间可以不同。在另一实施例中，去污工艺是干式去污工艺。例如，去污工艺可以是利用o2/cf4混合气体的等离子体去污工艺。等离子体去污工艺可以包括通过施加约700w的功率并使o2：cf4以约10：1(例如，100：10sccm)的比率流动达约60秒与约120秒之间的时间段来产生等离子体。在进一步实施例中，去污工艺是湿式和干式工艺的组合。93.在操作518处的去污工艺之后，中间核心组件602准备好在其中形成互连路径，下面参照图9和图10a至图10h进行描述。94.如上所述，图5和图6a至图6i图示用于形成中间核心组件602的代表性方法500。图7和图8a至图8e图示基本上类似于方法500但具有较少操作的替代方法700。一般而言，方法700包括五个操作710至750。然而，方法700的操作710、740和750分别基本上类似于方法500的操作502、516和518。因此，为了清楚起见，本文仅分别描述图8b、图8c和图8d所描绘的操作720、730和740。95.在操作720和图8b处，在将第一绝缘膜616a固定至核心结构402的第一侧475上的第一表面406之后，第二绝缘膜616b耦接至相对侧477上的第二表面408。在一些实施例中，第二绝缘膜616b定位于核心结构402的表面408上，使得第二绝缘膜616b的环氧树脂层618b覆盖所有的核心通孔403。如图8b所描绘，核心通孔403形成绝缘膜616a与616b之间的一个或多个空隙或间隙。在一些实施例中，第二载体625固定至第二绝缘膜616b的保护层622b，以在稍后的处理操作期间用于附加机械支撑。96.在操作730和图8c处，将核心结构402(现在在核心结构402的相对侧上固定至绝缘膜616a与616b)暴露于单个层压工艺。在单个层压工艺期间，核心结构402暴露于升高的温度下，从而使两个绝缘膜616a、616b的环氧树脂层618a和618b软化并流动进入绝缘膜616a、616b之间的核心通孔403所建立的开放空隙或容积。因此，核心通孔403被环氧树脂层618a和618b的绝缘材料填充。97.类似于参照图5和图6a至图6i所描述的层压工艺，操作730处的层压工艺可以是可以在高压釜或其他合适的装置中执行的真空层压工艺。在另一实施例中，通过使用热压工艺来执行层压工艺。在一个实施例中，层压工艺在约80℃与约140℃之间的温度下执行并且执行达约1分钟与约30分钟之间的时间段。在一些实施例中，层压工艺包括约1磅/平方英寸与约150磅/平方英寸之间的压力的施加，同时将约80℃与约140℃之间的温度施加至核心结构402与绝缘膜616a、616b达约1分钟与约30分钟之间的时间段。例如，层压工艺在约10磅/平方英寸与约100磅/平方英寸之间的压力以及约100℃与约120℃之间的温度下执行，并且执行达约2分钟与10分钟之间的时间段。例如，操作730处的层压工艺在约110℃的温度下执行达约5分钟的时间段。98.在操作740处，从核心结构402移除绝缘膜616a、616b中的一个或多个保护层，从而产生经层压的中间核心组件602。在一个示例中，从核心结构402移除保护层622a、622b，并且因此中间核心组件602还从第一载体624和第二载体625分离。一般而言，通过任何合适的机械工艺(诸如从中剥离)来移除保护层622a、622b与载体624、625。如图8d所描绘，中间核心组件602包括核心结构402，核心结构402具有一个或多个核心通孔403，一个或多个核心通孔403形成于核心结构402中并被环氧树脂层618a和618b的绝缘介电材料填充。绝缘材料进一步包覆核心结构402，使得绝缘材料覆盖核心结构402的至少两个表面或侧面(例如，表面406、408)。99.在移除保护层622a、622b之后，中间核心组件602暴露于固化工艺，以完全固化环氧树脂层618a、618b的绝缘介电材料。绝缘材料的固化导致绝缘层618的形成。如图8d所描绘且类似于与图6h对应的操作516，绝缘层618基本上围绕核心结构402，并填充核心通孔403。100.在一个实施例中，固化工艺在高温下执行，以完全固化中间核心组件602。例如，固化工艺在约140℃与约220℃之间的温度下执行并且执行达约15分钟与约45分钟之间的时间段，诸如在约160℃与约200℃之间的温度下执行并且执行达约25分钟与约35分钟之间的时间段。例如，固化工艺在约180℃的温度下执行并且执行达约30分钟的时间段。在进一步实施例中，操作740处的固化工艺在环境(例如，大气)压力条件下或附近执行。101.在操作740处的固化之后，方法700基本上类似于方法500的操作518。因此，将一个或多个贯穿组件通孔613和/或包覆通孔123(如图1c所示)钻穿中间核心组件602，接着将中间核心组件602暴露于去污工艺。在完成去污工艺之后，如下所述，中间核心组件602准备好在其中形成互连路径。102.图9图示用于形成穿过中间核心组件602的电互连的代表性方法900的流程图。图10a至图10h示意性地图示图9所描绘的方法900的工艺的不同阶段处的中间核心组件602的横截面图。因此，为了清楚起见，本文一起描述图9和图10a至图10h。103.在一个实施例中，穿过中间核心组件602所形成的电互连由铜形成。因此，方法900通常开始于操作910和图10a处，其中具有形成于其中的贯穿组件通孔613的中间核心组件602具有形成于其上的阻挡或粘合层1040和/或种晶层1042。在图10h中描绘中间核心组件602上所形成的粘合层1040与种晶层1042的局部放大图，以用于参考。粘合层1040可以形成于绝缘层618的期望表面(诸如与中间核心组件602的主表面1005、1007以及贯通组件通孔613和/或包覆通孔123的侧壁对应的表面)上，以辅助促进随后形成的种晶层1042、电互连1044、和/或包覆连接116(如图1c所示)的粘合并阻止扩散。因此，在一个实施例中，粘合层1040充当粘合层；在另一实施例中，粘合层1040充当阻挡层。然而，在两个实施例中，粘合层1040在下文被描述为“粘合层”。104.在一个实施例中，粘合层1040由钛、氮化钛、钽、氮化钽、锰、氧化锰、钼、氧化钴、氮化钴、或任何其他合适的材料或其组合形成。在一个实施例中，粘合层1040的厚度在约10nm与约300nm之间，诸如在约50nm与约150nm之间。例如，粘合层1040的厚度在约75nm与约125nm之间，诸如约100nm。粘合层1040通过任何合适的沉积工艺(包括但不限于化学气相沉积(cvd)、物理气相沉积(pvd)、等离子体增强cvd(pecvd)、原子层沉积(ald)等)来形成。105.种晶层1042可以形成于粘合层1040上，或者直接形成于绝缘层618上(例如，没有形成粘合层1040)。在一些实施例中，种晶层1042形成于绝缘层618的所有表面上，而粘合层1040仅形成于期望表面上或绝缘层618的的表面的期望部分上。例如，粘合层1040可以形成于主表面1005、1007上，并且未形成于贯通组件通孔613和/或包覆通孔123(如图1c所示)的侧壁上，而种晶层1042形成于主表面1005、1007以及通孔的侧壁上。种晶层1042由导电材料(诸如铜、钨、铝、银、金)或任何其他合适的材料或其组合形成。在一个实施例中，种晶层1042的厚度在约0.05μm与约0.5μm之间，诸如厚度在约0.1μm与约0.3μm之间。例如，种晶层1042的厚度在约0.15μm与约0.25μm之间，诸如约0.2μm。在一个实施例中，种晶层1042的厚度在约0.1μm与约1.5μm之间。类似于粘合层1040，种晶层1042通过任何合适的沉积工艺(诸如cvd、pvd、pecvd、ald干式工艺、湿式化学镀工艺等)来形成。在一个实施例中，铜种晶层1042可以形成于中间核心组件602上的钼粘合层1040上。钼粘合和铜种晶层的组合使得能够改善与绝缘层618的表面的粘合，并减少操作970处的后续种晶层蚀刻工艺期间的导电互联线的底切。106.在操作920和930处(分别与图10b与图10c对应)，将旋涂/喷雾或干式抗蚀膜1050(诸如光刻胶)施加至中间核心组件602的两个主表面1005、1007，并且随后进行图案化。在一个实施例中，抗蚀膜1050经由选择性暴露于uv辐射而进行图案化。在一个实施例中，在形成抗蚀膜1050之前，将粘合促进剂(未图示)施加至中间核心组件602。粘合促进剂通过产生用于抗蚀膜1050的界面粘合层并通过从中间核心组件602的表面移除任何水分来改善抗蚀膜1050与中间核心组件602的粘合。在一些实施例中，粘合促进剂由双(三甲基硅基)胺或六甲基二硅氮烷(hmds)以及丙二醇甲醚醋酸酯(pgmea)形成。107.在操作940处，将中间核心组件602暴露于抗蚀膜显影工艺。如图10d所描绘，抗蚀膜1050的显影导致贯穿组件通孔613和/或包覆通孔123(如图1c所示)(现在可以具有形成于其上的粘合层1040和/或种晶层1042)的暴露。在一个实施例中，膜显影工艺是湿式工艺(诸如包括将抗蚀膜1050暴露于溶剂的湿式工艺)。在一个实施例中，膜显影工艺是利用水性蚀刻工艺的湿式蚀刻工艺。例如，膜显影工艺是利用选择性地针对期望材料进行缓冲蚀刻工艺的湿式蚀刻工艺。任何合适的湿式溶剂或湿式蚀刻剂的组合可以用于抗蚀膜显影工艺。108.在操作950和960处(分别与图10e和图10f对应)，电互连1044形成为穿过暴露的贯穿组件通孔613，并且在此之后移除抗蚀膜1050。在核心结构102具有形成于其上的金属包覆层114、414的实施例中，在操作950处，包覆连接116(如图1c所示)还可以形成为穿过暴露的包覆通孔123(如图1c所示)。互连1044和/或包覆连接116通过任何合适的方法(包括电镀和化学镀)来形成。在一个实施例中，经由湿式工艺来移除抗蚀膜1050。如图10e和图10f所描绘，在移除抗蚀膜1050之后，电互连1044可以完全填充贯穿组件通孔613(包覆连接116还可以完全填充包覆通孔123)，并从中间核心组件602的表面1005、1007突出。在一些实施例中，电互连1044和/或包覆连接116可以仅衬在通孔的侧壁上，而没有完全填充通孔。在一个实施例中，电互连1044和/或包覆连接116由铜形成。在其他实施例中，电互连1044和/或包覆连接116可以由任何合适的导电材料(包括但不限于铝、金、镍、银、钯、锡等)形成。109.在操作970和图10g处，将具有形成于其中的电互连1044和/或包覆连接116的中间核心组件602暴露于种晶层蚀刻工艺，以移除其外部表面上的暴露的粘合层1040与种晶层1042(例如，表面1005、1007)。在一些实施例中，在种晶层蚀刻工艺之后，可以保留互连与通孔的侧壁之间所形成的粘合层1040和/或种晶层1042。在一个实施例中，种晶层蚀刻是包括对中间核心组件602进行冲洗和干燥的湿式蚀刻工艺。在一个实施例中，种晶层蚀刻工艺是选择性地针对期望材料(诸如铜、钨、铝、银、或金)的缓冲蚀刻工艺。在其他实施例中，蚀刻工艺是水性蚀刻工艺。任何合适的湿式蚀刻剂或湿式蚀刻剂的组合可以用于种晶层蚀刻工艺。110.在操作970处的种晶层蚀刻工艺之后，一个或多个半导体核心组件可以从中间核心组件602切割成单片，并用作功能完整的半导体核心组件1270(例如，电子安装或封装结构)。例如，一个或多个半导体核心组件可以切割成单片，并用作电路板结构、芯片载体结构、集成电路封装等。替代地，中间核心组件602可以具有形成于其上的一个或多个重新分配层1260(图12j和图12k所示)，以将电互连1044的外部接触点重新布线至最终半导体核心组件的表面上的期望位置。111.图11图示用于在中间核心组件602(其尚未被切割成半导体核心组件1270)上形成重新分配层1260的代表性方法1100的流程图。图12a至图12k示意性地图示图11所描绘的方法1100的不同阶段处的中间核心组件602的横截面图。因此，为了清楚起见，本文一起描述图11和图12a至图12k。112.方法1100基本上类似于如上所述的方法500、700和900。一般而言，方法1100开始于操作1102和图12a处，其中绝缘膜1216固定至中间核心组件602，并且在此之后进行层压。绝缘膜1216基本上类似于绝缘膜616a、616b。在一个实施例中，如图12a所描绘，绝缘膜1216包括环氧树脂层1218以及一个或多个保护层。例如，绝缘膜1216可以包括保护层1222。针对绝缘膜1216考虑了层与绝缘材料的任何合适的组合。在一些实施例中，可选的载体1224耦接至绝缘膜1216，以增加支撑。在一些实施例中，保护膜(未图示)可以耦接至绝缘膜1216。113.一般而言，环氧树脂层1218的厚度小于约60μm，诸如在约5μm与约50μm之间。例如，环氧树脂层1218的厚度在约10μm与约25μm之间。在一个实施例中，环氧树脂层1218与pet保护层1222的组合厚度小于约120μm，诸如厚度小于约90μm。绝缘膜1216，并且特别是环氧树脂层1218被固定至具有暴露的电互连1044的中间核心组件602的表面(诸如主表面1005)。114.在放置绝缘膜1216之后，中间核心组件602暴露于层压工艺(基本上类似于相对于操作506、514和730所描述的层压工艺)。中间核心组件602暴露于升高的温度，以软化绝缘膜1216的环氧树脂层1218，环氧树脂层1218随后结合至绝缘层618。因此，环氧树脂层1218与绝缘层618整合，并且形成绝缘层618的延伸，并因此在此之后描述为单个绝缘层618。环氧树脂层1218与绝缘层618的整合进一步导致包围先前暴露的电互连1044的扩大绝缘层618。115.在操作1104和图12b处，通过机械构件从中间核心组件602移除保护层1222与载体1224，以及将中间核心组件602暴露于固化工艺，以完全硬化新扩展的绝缘层618。在一个实施例中，固化工艺基本上类似于参照操作516和740所描述的固化工艺。例如，固化工艺在约140℃与约220℃之间的温度下执行并且执行达约15分钟与约45分钟之间的时间段。116.然后，在操作1106和图12c处，中间核心组件602通过激光烧蚀选择性地图案化。操作1106处的激光烧蚀工艺在新扩展的绝缘层618中形成一个或多个重新分配通孔1253，以及针对其接触点的重新分配暴露期望的电互连1044。在一个实施例中，重新分配通孔1253的直径基本上类似于或小于贯穿组件通孔613的直径。例如，重新分配通孔1253的直径在约5μm与约600μm之间，诸如直径在约10μm至约50μm之间，诸如在约20μm至约30μm之间。在一个实施例中，利用co2激光器来执行操作1106处的激光烧蚀工艺。在一个实施例中，利用uv激光器来执行操作1106处的激光烧蚀工艺。在另一实施例中，利用绿色激光器来执行操作1106处的激光烧蚀工艺。在一个示例中，激光源可以产生具有约100khz与约1000khz之间的频率的脉冲激光束。在一个示例中，激光源被配置成以约100nm与约2000nm之间的波长、约10e-4ns与约10e-2ns之间的脉冲持续时间，并且用约10μj与约300μj之间的脉冲能量递送脉冲激光束。117.在金属包覆层114、414形成于核心结构102上的实施例中(如图1c所示)，中间核心组件602还可以在操作1106处进行图案化，以形成穿过延伸的绝缘层618的一个或多个包覆通孔123。因此，针对具有一个或多个重新分配层的半导体核心组件，在操作518或750处，可以同时形成包覆通孔123与重新分配通孔1253，而不是形成包覆通孔123与贯穿组件通孔613。然而，在某些其他实施例中，在操作518或750处，可以首先针对包覆通孔123进行图案化，之后利用包覆连接116进行金属化，然后在操作1106处延伸或延长穿过延伸的绝缘层618。118.在操作1108和图12d处，粘合层1240和/或种晶层1242可选地形成于绝缘层618的一个或多个表面上。在一个实施例中，粘合层1240与种晶层1242分别基本上类似于粘合层1040与种晶层1042。例如，粘合层1240由钛、氮化钛、钽、氮化钽、锰、氧化锰、钼、氧化钴、氮化钴、或任何其他合适的材料或其组合形成。在一个实施例中，粘合层1240的厚度在约10nm与约300nm之间，诸如厚度在约50nm与约150nm之间。例如，粘合层1240的厚度在约75nm与约125nm之间，诸如约100nm。粘合层1240可以通过任何合适的沉积工艺(包括但不限于cvd、pvd、pecvd、ald等)来形成。119.种晶层1242由导电材料(诸如铜、钨、铝、银、金)或任何其他合适的材料或其组合形成。在一个实施例中，种晶层1242的厚度在约0.05μm与约0.5μm之间，诸如在约0.1μm与约0.3μm之间。例如，种晶层1242的厚度在约0.15μm与约0.25μm之间，诸如约0.2μm。类似于粘合层1240，种晶层1242可以通过任何合适的沉积工艺(诸如cvd、pvd、pecvd、ald干式工艺、湿式化学镀工艺等)来形成。在一个实施例中，钼粘合层1240与铜种晶层1242形成于中间核心组件602上，以减少操作1122处的后续种晶层蚀刻工艺期间的底切的形成。120.在操作1110、1112和1114处(分别与图12e、图12f和图12g对应)，将旋涂/喷雾或干式抗蚀膜1250(诸如光刻胶)施加于中间核心组件602的种晶表面之上，并且随后进行图案化和显影。在一个实施例中，在放置抗蚀膜1250之前，将粘合促进剂(未图示)施加至中间核心组件602。抗蚀膜1250的暴露和显影导致重新分配通孔1253的打开，并且在某些实施例中导致包覆通孔123的打开。因此，可以通过将抗蚀膜1250的部分选择性地暴露于uv辐射以及通过湿式工艺(诸如湿式蚀刻工艺)进行的抗蚀膜1250的后续显影来执行抗蚀膜1250的图案化。在一个实施例中，抗蚀膜显影工艺是利用选择性地针对期望材料进行缓冲蚀刻工艺的湿式蚀刻工艺。在其他实施例中，抗蚀膜显影工艺是利用水性蚀刻工艺的湿式蚀刻工艺。任何合适的湿式蚀刻剂或湿式蚀刻剂的组合可以用于抗蚀膜显影工艺。121.在操作1116和1118处(分别与图12h和图12i对应)，重新分配连接1244形成为穿过暴露的重新分配通孔1253，并且在此之后移除抗蚀膜1250。在某些实施例中，在操作1116处，包覆连接116还形成为穿过暴露的包覆通孔123。在一个实施例中，经由湿式工艺来移除抗蚀膜1250。如图12h和图12i所描绘，在移除抗蚀膜1250之后，重新分配连接1244填充重新分配通孔1253，并从中间核心组件602的表面突出。在一个实施例中，重新分配连接1244由铜形成。在其他实施例中，重新分配连接1244由任何合适的导电材料(包括但不限于铝、金、镍、银、钯、锡等)形成。任何合适的方法可以用于形成重新分配连接1244(包括电镀和化学镀沉积)。122.在操作1120和图12j处，将具有形成于其上的重新分配连接1244的中间核心组件602暴露于基本上类似于操作970的种晶层蚀刻工艺。在一个实施例中，种晶层蚀刻是包括对中间核心组件602进行冲洗和干燥的湿式蚀刻工艺。在一个实施例中，种晶层蚀刻工艺是利用选择性地针对种晶层1242的期望材料进行缓冲蚀刻工艺的湿式蚀刻工艺。在其他实施例中，蚀刻工艺是利用水性蚀刻工艺的湿式蚀刻工艺。任何合适的湿式蚀刻剂或湿式蚀刻剂的组合可以用于种晶层蚀刻工艺。123.在完成操作1120处的种晶层蚀刻工艺之后，可以利用上述序列和工艺来在中间核心组件602上形成一个或多个附加重新分配层1260。例如，一个或多个附加重新分配层1260可以形成于第一重新分配层1260和/或中间核心组件602的相对表面(诸如主表面1007)上。在一个实施例中，一个或多个附加重新分配层1260可以由与第一重新分配层1260和/或绝缘层618的材料不同的基于聚合物的介电材料(诸如可流动的堆积材料)形成。例如，在一些实施例中，绝缘层618可以由被陶瓷纤维填充的环氧化物形成，而第一和/或任何附加重新分配层1260由聚酰亚胺、bcb、和/或pbo形成。替代地，在操作1122和图12k处，在形成期望数量的重新分配层1260之后，可以从中间核心组件602切割出一个或多个完成的半导体核心组件1270。124.操作1120处所形成的完成的半导体核心组件1270可以用于任何合适的堆叠封装组件、pcb组件、pcb间隔件组件、芯片载体组件、中间载体组件等。在图13a所描绘的一个示例性实施例中，单个半导体核心组件1270用作芯片载体组件1300中的芯片1360的载体。芯片1360可以是任何合适类型的芯片(包括存储器芯片、微处理器、复杂芯片上系统(soc)、或标准芯片)。合适类型的存储器芯片包括dram芯片或nand闪存芯片。在一些进一步示例中，芯片1360是数字芯片、模拟芯片、或混合芯片。芯片1360设置成与半导体核心组件1270的主表面1005、1007中的一者相邻。在一些实施例中，两个或更多个芯片1360可以设置成与单个主表面1005、1007相邻。在另一实施例中，一个或附加的装置和/或结构(诸如pcb或封装基板的一个或多个部件)可以设置成与芯片1360相邻。例如，一个或多个无源元件(诸如电容器、电阻器、电感器等)可以设置成与芯片1360相邻。在另一示例中，一个或多个连接器可以设置成与芯片1360相邻。125.芯片1360包括形成于其有源表面1352上的一个或多个触点1348。如图所示，触点1348通过有源表面1352与主表面1005之间所设置的一个或多个焊料凸块1346导电地耦接至半导体核心组件1270的一个或多个重新分配连接1244。在一些实施例，触点1348可以通过一个或多个焊料凸块1346导电地耦接至一个或多个互连1044。在一个实施例中，触点1348和/或焊料凸块1346由基本上类似于互连1044与重新分配连接1244的材料形成。例如，触点1348与焊料凸块1346可以由导电材料(诸如铜、钨、铝、银、金)或任何其他合适的材料或其组合形成。126.在一个实施例中，焊料凸块1346包括c4焊料凸块。在一个实施例中，焊料凸块1346包括c2(具有焊料盖的铜柱)焊料凸块。c2焊料凸块的利用可以实现更小的节距长度和改善的芯片载体组件1300的热和/或电性质。可以通过任何合适的晶片凸块工艺(包括但不限于电化学沉积(ecd)与电镀)来形成焊料凸块1346。127.在图13b所描绘的另一示例性实施例中，半导体核心组件1270用于pcb组件1302中。因此，半导体核心组件1270被配置成用作用于支撑(例如，承载)封装组件1310的pcb结构。封装组件1310的结构和材料可以基本上类似于半导体核心组件1270，但是封装组件1310包括设置于核心结构402内所形成的空腔1320内的嵌入晶粒1326(基本上被绝缘层618围绕)。嵌入晶粒1326可以进一步包括有源表面1328，有源表面1328具有形成于其上的一个或多个触点1330，并与封装组件1310的互连1342和/或重新分配连接1344耦接。类似于图13a的芯片载体组件1300，触点1330和/或封装组件1310的互连1342和/或重新分配连接1344通过有源表面1328与主表面1005之间所设置的一个或多个焊料凸块1346导电地耦接至半导体核心组件1270的一个或多个重新分配连接1244。在一些实施例，触点1330可以通过一个或多个焊料凸块1346导电地耦接至一个或多个互连1044。128.图13c图示利用半导体核心组件1270作为pcb组件1304中的pcb间隔件结构的又另一示例性实施例。如图所示，半导体核心组件1270设置于两个pcb 1362a、1362b之间，并被配置成相对于第二pcb 1362b来定位第一pcb 1362a，使得第一pcb 1362a与第二pcb 1362b导电地连接时在它们之间保留物理空间。因此，pcb 1362a、1362b包括分别形成于其主表面1364a、1364b上的一个或多个导电垫1368。一个或多个导电垫1368经由一个或多个焊料凸块1346导电地耦接至半导体核心组件1270的重新分配连接1244和/或互连1044。类似于触点1330、1348，导电垫1368由基本上类似于焊料凸块1346、互连1044和重新分配连接1244的材料形成，以实现通过其的导电性。例如，导电垫1368可以由导电材料(诸如铜、钨、铝、银、金)或任何其他合适的材料或其组合形成。129.图14a至图14c图示其中集成了一个或多个无源部件或装置的半导体核心组件1270的配置。如图14a所示，在某些实施例中，半导体核心组件1270可以包括集成于核心结构402中的袋部1420内的一个或多个电容器1410a和/或1410b，以实现跨越半导体核心组件1270的更稳定的功率递送。因此，在某些实施例中，电容器1410a、1410b可以用作解耦电容器。在某些实施例中，电容器1410a、1410b是沟道电容器或平面电容器。电容器1410a、1410b由任何合适的介电材料(包括但不限于陶瓷或硅)形成。在某些实施例中，电容器1410a、1410b由切割成单片的硅晶片形成，在将硅晶片研磨至期望厚度之后，可以将硅晶片切割成单独的电容器。在这样的实施例中，在切割成单片之前，可以将硅晶片研磨至基本上类似于核心结构402的厚度。130.一般而言，电容器1410a、1410b的横向尺寸在约750μm与约175mm之间，诸如在约1mm与约1.5mm之间。此外，电容器1410a、1410b的厚度基本上等于或小于核心结构402的厚度，诸如小于约1500μm，诸如小于约780μm，诸如小于约300μm或约200μm。例如，电容器1410a、1410b的厚度可以小于约150μm或约120μm。在某些实施例中，集成于半导体核心组件1270内的电容器是具有与核心结构402的厚度基本上类似的厚度的独立装置(诸如电容器1410a)。在某些实施例中，电容器是耦接至薄基板1402的支座装置(诸如电容器1410b)，因此具有的厚度小于核心结构402的厚度。在集成至半导体核心组件1270内之前，可以用粘合剂1404将电容器1410b粘合至基板1402。例如，可以将多个电容器1410粘合至块状基板1402上，然后切成具有用于与半导体核心组件1270集成的期望尺寸的支座装置。131.可以使用上述方法将电容器1410a、1410b集成于半导体核心组件1270内。一般而言，在方法300的操作320处，将袋部1420与核心通孔403一起图案化至核心结构402中。在某些实施例中，袋部1420的横向尺寸在约10μm与约250μm之间，大于(例如，长于)待嵌入于其中的电容器1410a或1410b的横向尺寸，诸如更大约20μm与约150μm之间，或者更大约30μm与约100μm之间。例如，袋部1420的横向尺寸可以尺寸设计成实现电容器1410a和/或1410b的表面与袋部1420的侧壁之间的50μm的间隙。然后，在利用方法500的一个实施例中，在执行操作504(其中经图案化的核心结构402固定至第一绝缘膜616a)之后但在操作506(其中第一保护膜660放置于核心结构402之上)之前，将电容器1410a和/或1410b放置于袋部1420内。替代地，在利用方法700的另一实施例中，在操作710处将经图案化的核心结构402固定在第一绝缘膜616a上之后但在操作720处将第二绝缘膜616b固定至核心基板402之前，将电容器1410a和/或1410b放置于袋部1420内。在任一实施例中，电容器1410a、1410b通过绝缘层618而嵌入袋部1420内，绝缘层618在针对两个绝缘膜616a和616b进行层压之后形成。132.此后，如参照操作518和750所述，在电容器1410a、1410b的触点的正上方或下方将贯穿组件通孔613和/或重新分配通孔1253钻穿绝缘层618，以露出触点。然后，贯穿组件通孔613和/或重新分配通孔1253可以进行金属化，以使得电容器1410a、1410b能够电耦接至与半导体核心组件1270堆叠的其他装置(例如，电源和接地)。例如，一个或多个互连1044和/或重新分配连接1244可以根据方法900和/或1100来形成。133.图14b和图14c图示具有集成于其中的一个或多个电感器1450a和/或1450b的半导体核心组件1270的示例性配置。图14b是半导体核心组件1270的横截面图，而图14c是其俯视图。如图所示，互连1044与重新分配连接1244以线圈状布置电耦接，其中重新分配连接1244以非线性图案金属化或者连接不相邻的互连1044。因此，此线圈状布置形成嵌入于半导体核心组件1270内(而不是设置于其表面上)的电感器1450a、1450b，由此节省用于半导体核心组件1270上的其他部件或装置的堆叠的表面区域。此外，形成线圈状形状的半导体核心组件1270的电连接实现其整体减小的轮廓，而不需要利用附加资源或操作以结合电感装置。134.在某些实施例中，集成到半导体核心组件1270中的电感器包含互连1044的线圈状布置以及围绕核心结构402与绝缘层618而形成的重新分配连接1244，而不需要利用磁核心(例如，电感器1450a)。在某些其他实施例中，电感器进一步包含嵌入于核心结构402的袋部1420内并且由互连1044与重新分配连接1244的线圈状布置所围绕的磁核心1460(例如，电感器1450b)。磁核心1460可以由基于铁氧体的材料或金属聚合物组合物(通常包括具有其中分散的金属颗粒的聚合物基质)形成。135.类似于图14a的电容器，电感器1450a、1450b可以利用上述方法来集成于半导体核心组件1270内。例如，如参照方法500和700所述，可以将磁核心1460放置于核心结构402的经图案化的袋部1420内，然后在针对一个或多个绝缘膜(例如，绝缘膜616a、616b)进行层压之后嵌入。此外，可以利用在半导体核心组件1270内建立互连1044与重新分配连接1244的线圈状布置的方式来执行对通孔403、贯通组件通孔613和重新分配通孔1253的钻孔以及对互连1044与重新分配连接1244的金属化(例如，包括对抗蚀剂1250的图案化)。136.图15a至图15d图示集成其他类型的无源装置的半导体核心组件1270的其他配置。如图15a至图15b所示，半导体核心组件1270包括集成在各种位置处的热交换器1510a-c。热交换器1510a-c(诸如散热器)的集成通过传递硅核心结构402所传导的热来改善半导体核心组件1270的散热和热特性。相较于由经玻璃加强的环氧树脂层压形成的具有低热传导率的常规pcb(对其而言，加入热交换器没有什么价值)，此布置特别有利。合适类型的热交换器1510a-c包括可以由任何合适的材料(诸如铝或铜)形成的销形散热器、直形散热器、火炬形散热器等。在某些实施例中，热交换器1510a-c由经挤压的铝形成。137.一般而言，可以将热交换器1510a-c添加至半导体核心组件1270的一侧或两侧。在某些实施例中，将热交换器1510a-c中的每一者直接放置于核心结构402之上或之下，而不需要设置于其间的绝缘层618(如热交换器1510a所示)。为了实现此配置，可以针对完成的半导体核心组件1270的绝缘层618的期望区域进行激光烧蚀，以形成袋部，然后可以将热交换器1510a安装在核心结构402上。例如，可以通过co2、uv、或ir激光器移除具有与热交换器1510a的横向尺寸对应的横向尺寸的绝缘层618的区域，所述co2、uv、或ir激光器经配置成仅烧蚀绝缘层618的介电材料，并保持核心结构402完整。然后，热交换器1510a可以放置于开口内，并且经由任何合适的安装方法来安装在核心结构402(其可以包括氧化物层或金属包覆层)上。在某些实施例中，在热交换器1510a与核心结构402之间形成界面层1520。例如，界面层1520可以由热界面材料(tim)(诸如热粘合剂或灌注混合物)形成。在某些实施例中，界面层1520是基本上类似于绝缘层618的可流动的介电材料的薄层。138.在某些实施例中，热交换器1510a-c直接放置于半导体核心组件1270的绝缘层618之上(如热交换器1510b所示)。在这样的示例中，不需要对绝缘层618的激光烧蚀。为了优化核心基板402与热交换器1510b之间的热传递，半导体核心组件1270可以包含用于将核心结构402与热交换器1510b热耦接的一个或多个热连接1544。与互连1044和重新分配连接1244不同，热连接1544并不具有任何电功能，并且仅提供用于将热传导至热交换器1510b的路径。在某些实施例中，热连接1544形成于基本上类似于上述贯穿组件通孔613与重新分配通孔1253的通孔中。一般而言，热连接1544由金属材料(诸如铜、铝、金、镍、银、钯、锡等)形成。139.在某些实施例中，热交换器1510a-c放置成相邻于与半导体核心组件1270堆叠的有源装置和部件。一般而言，热交换器1510a-c可以布置成相对于附接至半导体核心组件1270的有源装置或部件的任何配置。在图15a至图15b中，热交换器1510c放置于有源装置1550和1560上，并且热交换器1510b设置于有源装置1550、1560的侧面(例如，横向设置)。有源装置1550、1560上方和侧面的热交换器的放置增加离开有源装置的热传导。在某些实施例中，附加热交换器可以设置于半导体核心组件1270的与任何有源装置或部件相对的一侧(诸如用热交换器1510a所描绘的)。在某些实施例中，热连接1544还可以形成在核心结构402与有源装置1550、1560之间，以将有源装置1550、1560热连接至核心结构402，并辅助从有源装置到核心的热传导。140.如图15b所示，热交换器1510a-c可以进一步耦接至通过为对流提供附加流体流来辅助散热的一个或多个风扇1570。尽管描绘为直接安装至热交换器1510a-c，但是风扇1570可以沿着半导体核心组件1270附接并定向于任何合适的位置中，以用于优化的流体流动和热调节。在半导体核心组件1270用其他封装结构(诸如pcb 1362a、1362b)堆叠的示例中，可以在热交换器1510a-c正上方或下方的附加结构中形成空腔1580，以使得能够放置一个或多个风扇1570，和/或促进从其散热。141.替代地或附加于上述热交换器，半导体核心组件1270还可以具有集成于其上的各种位置中的一个或多个热管路或热扩散器1590，以改善散热和热调制。图15c和图15d图示示例性热扩散器1590以及半导体核心组件1270上的热扩散器1590的示例性布置。类似于上述热交换，热扩散器1590传递由硅核心结构402所传导的热。然而，热扩散器1590利用容纳于其充气部1593内的液体的相转换来实现。例如，如图15c所示，热扩散器1590包括热接口或蒸发器1591，在热接口或蒸发器1591处，所容纳的液体通过从其吸收热变成蒸汽1594。在某些实施例中，液体经由设置于充气部1593内的芯(wick)1592而与蒸发器1591接触。在汽化之后，蒸汽1594在热扩散器1590内行进至冷表面或冷凝器1596，在冷表面或冷凝器1596处，蒸汽1584冷凝成液体冷凝物1595并释放潜热，由此扩散热。然后，液体冷凝物1595通过毛细作用(如附图标记1597所示)通过芯1592返回至蒸发器1591，并且可以重复此循环以进行进一步的热传递。此原理实现热离开半导体核心组件1270的核心结构402并且例如朝向其他散热装置的高效横向传递。142.类似于上述热交换器，热扩散器1590可以直接放置于核心结构402之上或之下，而不需要设置于其间的绝缘层618。如图15d所示，在某些实施例中，热扩散器1590直接设置于核心结构402与热交换器(诸如热交换器1510c)之间，以在其间传递热。在某些实施例中，用将热扩散器1590热耦接至核心结构402的一个或多个热连接1544来将热扩散器1590直接放置于绝缘层618之上。一般而言，将热扩散器1590定向成使得热扩散器1590的“热侧”或包含蒸发器的一侧设置成最靠近核心结构402，而“冷侧”或包含冷凝器的一侧设置成远离核心结构402(诸如与图15d中的热交换器1510c相邻)。在一些示例中，热扩散器1590还可以与设置于热扩散器1590和/或其他散热装置附近的一个或多个风扇1570组合使用，以用于通过空气对流的附加散热。143.图16图示上述半导体核心组件1270的示例性布置1600，其中半导体核心组件1270有助于互连1044和重新分配连接1244的可变密度，以用于桥接分别具有有源层1652和1662的两个有源装置1650和1660。如图所示，半导体核心组件1270包括嵌入核心结构402的袋部1420内的桥接器1610，并且通过桥接器1610，有源装置1650和1660经由其桥接重新分配层1620部分地互连。桥接器1610设置于有源层1652、1662的相邻端部下方，并提供设置于这些端部处或靠近这些端部的有源装置连接的高密度且短距离的互连，由此实现局部高密度互连。然而，设置于有源层1652、1662的远端处的有源装置连接可以经由通过半导体核心组件1270的绝缘层618的互连1044和重新分配连接1244所形成的较低密度但较高范围的信号路径进行互连，相较于高密度且短距离的互连，这可以具有减少的串扰。144.一般而言，桥接器1610包括含硅基部1630，含硅基部1630的厚度基本上等于或小于核心结构402的厚度。例如，基部1630的厚度在约80μm与约775μm之间，诸如在约100μm与约400μm之间，或在约110μm与约300μm之间。在某些实施例中，基部1630是高密度基板(诸如包含二氧化硅的高密度扇出基板)，并且重新分配层1620是后段工艺(beol)重新分配层。在某些实施例中，基部1630是高密度硅中介，并且重新分配层1620是双镶嵌beol重新分配层。基部1630支撑具有高达约1μm的厚度的重新分配层1620。在某些实施例中，基部1630支撑在约0.3μm与约2μm之间(诸如在约0.5μm与约1.5μm之间)的范围内的连接节距。为了充分利用桥接器1610的相对小的节距，有源装置1650、1660可以经由具有在约20μm与约150μm之间或在约30μm与约80μm之间的宽度或直径的微凸块1646而焊接至半导体核心组件1270，由此实现其间的更高密度的互连。微凸块1646由与互连1044、重新分配连接1244、或焊料凸块1346的材料(诸如铜、钨、铝、银、金、或任何其他合适的材料或其组合)基本上类似的材料形成。类似于图14a至图14c的无源装置，桥接器1610可以利用上述的任何方法集成至半导体核心组件1270内。例如，根据方法500与700，已经在其上形成重新分配层1620的桥接器1610可以放置在核心结构402的经图案化的袋部1420内，然后在针对一个或多个绝缘膜(例如，绝缘膜616a、616b)进行层压之后嵌入。此外，可以在重新分配层1620的触点正上方将贯穿组件通孔613钻穿绝缘层618，然后进行金属化以形成互连1044和1244，由此实现桥接器1610与有源装置1650和1660的后续连接。145.在上面所示的实施例中，半导体核心组件1270的利用提供优于常规封装、pcb、pcb间隔件和芯片载体结构的多个优点。此类益处包括薄形状因子和高的芯片或晶粒对封装的体积比率，这实现较大的i/o缩放比例，以满足人工智能(ai)和高性能计算(hpc)的不断增加的带宽和功率效率需求。结构化的硅框架的利用提供最佳的材料刚度与导热性，以用于3维集成电路(3d ic)架构的改善的电性能、热管理和可靠性。此外，相较于常规tsv技术，本文所述的贯穿组装通孔与通孔中的通孔的结构的制造方法用相对较低的制造成本提供用于3d集成的高性能和灵活性。146.通过利用上述方法，高纵横比特征可以形成于玻璃和/或硅核心结构上，由此使得更薄且更窄的电路板、芯片载体、集成电路封装等能够经济地形成。利用上述方法所制造的半导体核心组件不仅提供高i/o密度和改善的带宽和功率的益处，而且还由于归因于降低的重量/惯性的低应力以及允许柔性焊球分配的组件架构而提供更高的可靠性的益处。上述方法的进一步优点包括具有双侧金属化能力以及高生产率的经济制造。此外，硅核心的利用降低或消除核心组件与所连接的任何芯片之间的热膨胀(cte)系数的不匹配，从而实现更小的焊接节距以及增加的装置密度。147.尽管前述内容涉及本公开的实施例，但可在不脱离本公开的基本范围的情况下设计本公开的其他和进一步实施例，并且本公开的范围由所附权利要求确定。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!