用于早期软解码的无辅助读取的基于机器学习的LLR生成的制作方法

电子电路装置的制造及其应用技术用于早期软解码的无辅助读取的基于机器学习的llr生成技术领域1.本发明总体上涉及一种用于存储装置的系统和方法，并且具体地，涉及提高诸如固态硬盘(ssd)的非易失性存储器装置的性能。背景技术：2.固态存储器广泛用于各种电子系统，包括例如消费类电子装置(例如，移动电话、相机、计算机)和企业计算系统(例如，硬盘驱动器、随机存取存储器(ram))。由于延迟、吞吐量、抗震性、封装和其它因素，固态存储器比机械或其它存储器存储技术更为普及。3.为了增加存储密度，多位多层存储器单元的使用正在增加。随着密度的增加，错误的余量减小。因此，在固态存储器中，错误校正码已经变得不可或缺。因此，非常需要用于执行错误校正的有效且高效的技术。技术实现要素：4.在本发明的实施例中，提供了一种使用来自硬解码的信息生成对数似然比(llr)，而无需在软解码中使用的辅助读取(ar)的方法。在实施例中，使用硬读取数据、来自硬读取数据的校验和以及1的计数来生成llr以支持早期软解码。与常规软解码处理相比，该方法提供了若干优点。首先，常规软读取通常涉及识别中心或最佳读取阈值电压，并且得到针对ar的附加读取阈值电压，其被设计成获得足够的软信息以确定llr。因此，使用ar的常规软解码是更复杂的处理。另外，在常规解码流程中，很难获得足够的信息来生成llr表以支持早期软解码。5.根据本发明的一些实施例，一种对低密度奇偶校验(ldpc)码字进行解码的方法，该方法包括：由包括ldpc解码器的系统对与字线(wl)相关联的给定页面的存储器单元执行硬解码，该硬解码包括使用预定硬读取阈值电压的第一硬读取以及一个或多个重新读取。该方法还包括由系统确定基于硬读取的硬解码已经失败。该方法进一步包括由系统确定硬读取是给定页面的第一硬读取还是重新读取。在确定硬读取是第一硬读取时，系统继续执行另一页面的硬解码。在确定硬读取是给定页面的重新读取时，该方法包括：基于与给定页面的硬读取和先前硬读取相关联的读取阈值电压，将给定页面的存储器单元分组到区间中。该方法进一步包括：确定每个区间中的存储器单元的奇偶校验和以及1的计数，并且基于每个区间的读取数据、校验和以及1的计数，使用机器学习来计算每个区间的llr。然后可以使用所生成的llr来对给定页面执行软读取和软解码。6.在一些实施例中，该方法还包括：通过在来自给定页面的当前硬读取与先前硬读取的读取数据之间使用模式匹配运算，来检测硬读取是第一硬读取还是重新读取。在一些实施例中，模式匹配运算包括执行如下的求和运算：7.sum(xor(incoming_data,saved_data))，8.其中：9.incoming_data是来自给定页面的当前硬读取的读取数据；10.saved_data是来自给定页面的先前硬读取的读取数据；11.xor是异或运算；并且12.sum是确定为1的位的总和的运算。13.在一些实施例中，奇偶校验和是基于码字的非零校正子的权重。14.在一些实施例中，机器学习包括使用神经网络(nn)。在一些实施例中，nn是接收校验和以及1的计数作为输入并且确定用于计算最佳llr的加权因子的深度神经网络(dnn)。15.根据本发明的一些实施例，提供了一种在存储系统中基于从硬解码获得的信息来确定用于软解码的llr的方法，该存储系统被配置成执行ldpc码字的硬解码和软解码。该方法包括：对页面中的码字执行硬解码，硬解码包括使用预定硬读取阈值电压的第一硬读取以及一个或多个重新读取，并且基于用于第一硬读取以及一个或多个重新读取的读取阈值电压来将页面中的存储器单元分组到多个区间。该方法还包括：计算每个区间中的存储器单元的奇偶校验和以及1的计数，并且基于每个区间的读取数据、校验和以及1的计数确定每个区间的存储器单元的llr。16.在一些实施例中，该方法还包括：使用机器学习来确定每个区间的llr。17.在一些实施例中，机器学习包括nn。18.在一些实施例中，奇偶校验和包括用于ldpc解码的码字的非零校正子的权重。19.在一些实施例中，给定区间的1的计数包括区间中的单元值为1的存储器单元的数量。20.在一些实施例中，该方法还包括：在无需使用ar的情况下确定llr，其中ar包括根据来自硬读取的读取数据来确定用于确定llr的附加读取阈值电压。21.在一些实施例中，该方法还包括：通过在来自给定页面的当前硬读取与先前硬读取的读取数据之间使用模式匹配运算，来检测硬读取是第一硬读取还是重新读取。22.在一些实施例中，该方法还包括：在确定给定页面的硬读取是给定页面的重新读取之后，基于从硬解码获得的信息来确定用于软解码的llr。23.根据本发明的一些实施例，一种存储系统包括存储器单元和存储器控制器，存储器控制器联接到存储器单元以用于控制存储器单元的操作，该操作包括ldpc码字的硬解码和软解码。存储器控制器被配置成对页面中的码字执行硬解码，硬解码包括使用预定硬读取阈值电压的第一硬读取以及一个或多个重新读取。存储器控制器还被配置成基于用于第一硬读取以及一个或多个重新读取的读取阈值电压来将页面中的存储器单元分组到多个区间。存储器控制器进一步被配置成计算每个区间中的存储器单元的奇偶校验和以及1的计数，并且基于每个区间的读取数据、校验和以及1的计数来确定每个区间的存储器单元的llr。24.在存储系统的一些实施例中，存储器控制器进一步被配置成使用dnn来确定每个区间的llr。25.在存储系统的一些实施例中，奇偶校验和包括用于ldpc解码的码字的非零校正子的权重。26.在存储系统的一些实施例中，给定区间的1的计数包括区间中的单元值为1的存储器单元的数量。27.在一些实施例中，存储系统还包括：28.重新读取检测单元，被配置成通过在来自给定页面的当前硬读取与先前硬读取的读取数据之间使用模式匹配运算，来检测硬读取是第一硬读取还是重新读取；以及29.llr生成单元，被配置成在确定给定页面的硬读取是给定页面的重新读取之后，基于从硬解码获得的信息来确定用于软解码的llr。30.在一些实施例中，重新读取检测单元被配置成使用如下的求和运算进行模式匹配运算：31.sum(xor(incoming_data,saved_data))，32.其中：33.incoming_data是来自给定页面的当前硬读取的读取数据；34.saved_data是来自给定页面的先前硬读取的读取数据；35.xor是异或运算；并且36.sum是确定为1的位的总和的运算。附图说明37.可以通过参照下面的附图来实现对各个实施例的性质和优点的理解。在附图中，相似的组件或特征可以具有相同的附图标记。进一步地，可以通过在附图标记后面加上破折号以及区分相似组件的第二附图标记来区分相同类型的各个组件。如果说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的相似组件中的任意一个，而与第二附图标记无关。38.图1示出了根据本公开的特定实施例的错误校正系统的示例性高层框图；39.图2a示出了示例奇偶校验矩阵，并且图2b示出了根据本公开的特定实施例的与奇偶校验矩阵相对应的示例性二分图；40.图3示出了根据本公开的特定实施例的用于基于校正子和最大迭代次数来终止ldpc迭代解码的示例示图；41.图4示出了根据本公开的特定实施例的计算系统400的示例性架构；42.图5是示出根据本公开的特定实施例的闪速存储器装置中的具有3位三层单元(tlc)的存储器装置的单元电压分布的简化示图；43.图6是示出根据本公开的特定实施例的基于闪速存储器装置中的具有相邻的编程电压(pv)电平的存储器装置的单元电压分布的确定llr的简化示图；44.图7是示出根据本公开的特定实施例的用于操作存储系统的方法的简化流程图；45.图8是示出根据本公开的特定实施例的llr生成器的简化框图；46.图9是示出根据本公开的特定实施例的用于在对ldpc码字进行解码中实施的生成llr的方法的简化流程图；47.图10示出了示出根据本公开的特定实施例的使用校验和以及1的计数来生成llr的示例的三个简化图；48.图11示出了根据本公开的特定实施例的基于串行dnn的llr生成器的框图以及基于并行dnn的llr生成器的框图；49.图12是示出根据本公开的特定实施例的还可以被用于图8的dnn单元中的用于生成llr的示例性两层前馈nn的框图；50.图13是示出根据本公开的特定实施例的固态存储系统的简化框图；并且51.图14是示出根据本公开的特定实施例的可以被用于实施各个实施例的设备的简化框图。具体实施方式52.错误校正码经常用于通信并且用于在诸如cd、dvd、硬盘和ram、闪速存储器等介质中进行可靠存储。错误校正码可以包括ldpc码、turbo乘积码(tpc)、博斯-查德胡里-霍昆格姆(bch)码、里德-所罗门码等。53.图1是示出根据本公开的特定实施例的示例性ldpc错误校正系统的高层框图。如图1所示，错误校正系统100的ldpc编码器110可以接收信息位，信息位包括期望存储在存储系统120中的数据。经ldpc编码的数据可以由ldpc编码器110生成并且可以被写入存储系统120。编码可以使用编码器优化的奇偶校验矩阵h’(112)。54.在各个实施例中，存储系统120可以包括多种存储类型或介质。在数据存储或通信通道中可能发生错误。例如，错误可能由例如单元间的干扰和/或联接引起。当所存储数据被(例如，由存储数据的应用或用户)请求或以其它方式需要时，检测器130可以从存储系统120接收数据。所接收的数据可能包括一些噪声或错误。检测器130可以包括软输出检测器和硬输出检测器，并且可以对所接收的数据执行检测并输出判决和/或可靠性信息。55.例如，软输出检测器输出可靠性信息以及针对每个所检测位的判决。另一方面，硬输出检测器在不提供相应的可靠性信息的情况下输出对每个位的判决。作为示例，硬输出检测器可以输出特定位是“1”或“0”的判决，而不指示检测器对该判决的确信度或确定度。相反，软输出检测器输出判决以及与该判决相关联的可靠性信息。通常，可靠性值指示检测器对于给定判决的确信度。在一个示例中，软输出检测器输出llr，其中符号表示判决(例如，正值与判决“1”相对应，负值与判决“0”相对应)，并且幅度指示检测器在该判决中的确信度(例如，较大的幅度指示较高可靠性或确信度)。56.判决和/或可靠性信息可以被传递到可以使用该判决和/或可靠性信息来执行ldpc解码的ldpc解码器140。软ldpc解码器可以利用判决和可靠性信息来对码字进行解码。硬ldpc解码器可以仅利用来自检测器的判决值来对码字进行解码。由ldpc解码器140生成的经解码位可以被传递到适当的实体(例如，请求它的用户或应用)。解码可以利用奇偶校验矩阵h 142，可以通过设计来优化用于ldpc解码器140的奇偶校验矩阵h 142。通过适当的编码和解码，经解码的位将与信息位匹配。在一些实施方案中，奇偶校验矩阵h 142可以与编码器优化的奇偶校验矩阵h’112相同。在一些实施方案中，编码器优化的奇偶校验矩阵h’112可以从奇偶校验矩阵h 142修改而来。在一些实施方案中，奇偶校验矩阵h 142可以从编码器优化的奇偶校验矩阵h’112修改而来。57.ldpc码通常由包括两组节点的二分图来表示。一组节点，即变量或位节点与码字的元素相对应，并且另一组节点，即校验节点与码字满足的奇偶校验约束集相对应。变量节点与校验节点之间的连接由奇偶校验矩阵h(例如，图1的奇偶校验矩阵h 142)定义。校验节点可以从一个或多个变量节点接收消息并返回更新后的消息。变量节点与校验节点之间的消息可以是llr值的形式。在最小和(ms)解码器中，更新后的消息可以包括所接收消息的最小值。58.ldpc解码的更多细节可以在2018年2月23日提交的申请号为15/903,604、发明名称为“ldpc码的最小和解码”、当前美国专利号为10,680,647的美国专利申请中找到，该美国专利申请已转让给其受让人并通过引用整体明确并入本文。59.在各个实施例中，所示的系统可以使用多种技术来实施，包括：专用集成电路(asic)、现场可编程门阵列(fpga)和/或通用处理器(例如，高级risc机器(arm)内核)。60.ldpc码通常由二分图来表示。一组节点，即变量或位节点与码字的元素相对应，并且另一组节点，即校验节点与码字满足的奇偶校验约束集相对应。通常，随机选择边缘连接。如果在图中避免了长度较短的循环，则可以提高ldpc码的错误校正能力。在(r，c)规则代码中，n个变量节点(v1、v2、……、vn)中的每一个都连接到r个校验节点，并且m个校验节点(c1、c2、……、cm)中的每一个都连接到c个位节点。在不规则ldpc码中，校验节点度不统一。相似地，变量节点度也不统一。在qc-ldpc码中，奇偶校验矩阵h被构造成p×p矩阵的块，使得块中的一个位仅参与块中的一个校验方程，并且块中的每个校验方程仅涉及块中的一个位。在qc-ldpc码中，码字循环移位p带来另一码字。此处p是矩形矩阵的大小，矩形矩阵可以是零矩阵或循环矩阵。这是循环码的泛化，其中一个码字循环移位1带来另一码字。p×p矩阵的块可以是零矩阵或大小为p×p的循环移位单元矩阵。61.图2a示出了示例性奇偶校验矩阵h 200，并且图2b示出了根据本公开的特定实施例的与奇偶校验矩阵h 200相对应的示例性二分图。在该示例中，奇偶校验矩阵h 200具有六个列向量和四个行向量。网络202示出了与奇偶校验矩阵h 200相对应的网络并且表示二分图。各种类型的二分图都是可能的，包括例如tanner图。62.通常，网络202中的变量节点与奇偶校验矩阵h 200中的列向量相对应。网络202中的校验节点与奇偶校验矩阵h 200的行向量相对应。节点之间的互连由奇偶校验矩阵h 200的值确定。具体地，“1”指示相应的校验节点和变量节点具有连接。“0”指示不存在连接。例如，奇偶校验矩阵h 200中最左边的列向量和从顶部算起的第二行向量中的“1”对应于变量节点204与校验节点210之间的连接。63.消息传递算法通常用于对ldpc码进行解码。现有技术中存在消息传递算法的若干变型，诸如ms算法、缩放ms算法等。通常，在不脱离本公开的教导的情况下，可以在ldpc解码器中使用消息传递算法的任意变型。消息传递使用如图2b所示的变量节点和校验节点的网络。如图2a所示，变量节点与校验节点之间的连接由奇偶校验矩阵h200的值描述并与该值相对应。64.可以执行硬判决消息传递算法。在第一步骤中，变量节点中的每一个向与其连接的一个或多个校验节点发送消息。在这种情况下，消息是变量节点中的每一个都认为是正确值的值。65.在第二步骤中，校验节点中的每一个使用先前从变量节点接收的信息来计算待发送到与其连接的变量节点的响应。响应消息对应于校验节点基于从连接到该校验节点的其它变量节点接收的信息而认为变量节点应当具有的值。该响应使用奇偶校验方程来计算，该奇偶校验方程强制使连接到特定校验节点的所有变量节点的值的总和为零(模2)。66.此时，如果所有校验节点的所有方程都满足，则解码算法声明找到了正确的码字并终止。如果没有找到正确的码字，则从变量节点使用它们从校验节点接收到的消息进行另一更新来继续迭代，以根据多数规则决定其位置上的位是零还是一。然后变量节点将该硬判决消息发送到连接到它们的校验节点。如下图中进一步所示，继续迭代直到找到正确的码字，根据码字(例如，经解码的码字)的校正子来执行特定数量的迭代，或者在没有找到正确码字的情况下执行最大次数的迭代。应当注意的是，软判决解码器的工作原理类似；然而，在校验节点与变量节点之间传递的消息中的每一个也包括每个位的可靠性。67.可以执行示例性消息传递算法。在该示例中，l(qij)表示变量节点vi发送到校验节点cj的消息；l(rji)表示校验节点cj发送到变量节点vi的消息；并且l(ci)表示每个变量节点vi的初始llr值。针对每个l(qij)的变量节点处理可以通过下面步骤来完成：68.(1)从存储器中读取l(ci)和l(rji)。69.(2)计算70.(3)计算每个l(qi-sum)–l(rji)。71.(4)输出l(qi-sum)并且回写入存储器。72.(5)如果这不是存储器的最后一列，则进入步骤1，将i增加1。73.(6)计算奇偶校验和(例如，校正子)。如果它们都等于零，则迭代次数达到阈值，并且，奇偶校验和大于另一阈值，或者迭代次数等于最大限制，停止；否则，执行校验节点处理。74.每个l(rji)的校验节点处理可以如下执行：75.(1)从存储器读取qij的一列。76.(2)计算l(rj-sum)如下：[0077][0078]αij＝sign(l(qij))，βij＝|l(qij)|，[0079][0080](3)计算各个校验节点的[0081][0082](4)将l(rji)回写入存储器。[0083](5)如果这不是存储器的最后一行，则进入第一步骤，将j增加1。[0084]图3示出了根据本公开的特定实施例的用于基于校正子和最大迭代次数来终止ldpc迭代解码的示例示图300。根据码字的校正子为零或迭代次数达到最大次数而终止。[0085]如示图300所示，假设x＝[x0,x1,…,xn-1]是位向量，并且h＝[hi，j]是在第i行和第j列的交点处具有二进制值hi，j的m×n的ldpc矩阵。然后h的每行都提供针对x的奇偶校验。如果x是h的码字，则由于ldpc码结构，xht＝0。假设x是通过噪声信道传输的，并且损坏的信道输出为y＝[y0,y1,…,yn-1]并且其硬判决为z＝[z0,z1,…,zn-1]。z的校正子是由s＝[s0,s1,…,sn-1]＝zht计算的、权重为||s||的二进制向量。权重||s||表示不满足的校验节点的数量，并且因为所以也被称为校验和。假设z(j)＝[z0,z1,…,zn-1]是第j次迭代的硬判决，并且第j次迭代的校正子向量是然后‖s‖(j)是第j次迭代的校验和。[0086]如在图300中进一步所示，当校验和为零(以s(j)＝0表示)，或者当校验和为非零，并且迭代次数达到预定的最大迭代次数(以j＝itmax表示，其中“itmax”是最大迭代次数)时，迭代解码终止。否则，重复进行迭代解码。[0087]图4示出了根据本公开的特定实施例的计算系统400的示例性架构。在示例中，计算机系统400包括主机410以及一个或多个ssd 420。每个固态硬盘(ssd)可以是存储系统，该存储系统可以包括存储器单元以及联接到存储器单元的用于控制存储器单元的操作的存储器控制器。下面结合图9描述存储系统的示例。每个存储器单元可以是m位多层单元(mlc)，其中m为整数。在一些实施例中，如下面的图3、图4和图6所示，将存储器单元布置在m个页面中，给定存储器单元的m位中的每一个提供m个页面中的相应页面的数据。[0088]主机410代表客户将数据存储在ssd 420中。数据作为ecc保护的码字而被存储在ssd中。例如，ssd可以包括ecc编码器(例如，图1的ldpc编码器110)。[0089]主机410可以接收针对ssd 420中存储的客户端数据的客户端请求。作为响应，主机在适用时向ssd 420发送数据读取命令412。该ssd 420中的每一个处理所接收的数据读取命令并且在处理完成时向主机410发送响应422。响应422可以包括读取数据和/或解码失败。在示例中，ssd中的每一个包括ecc解码器(例如，图1的ldpc解码器140)。处理数据读取命令并发送响应422包括：由ecc解码器对ssd中存储的码字进行解码，以输出读取数据和/或解码失败。ecc解码器可以包括实施消息传递算法(诸如，ms算法)的多个解码器。[0090]通常，ssd可以是持久地存储数据或者将数据临时高速缓存在非易失性半导体存储器中的存储装置，并且旨在用于存储系统、服务器(例如，数据中心内的服务器)和直接附加存储(das)装置。越来越多的应用程序需要较高数据吞吐量和较低事务延迟，并且ssd被用作可行的存储解决方案以提高性能、效率、可靠性，并且降低整体运营费用。ssd通常使用nand闪速存储器，相比于旋转式硬盘驱动器(hdd)可以提供更高的性能和更低的功耗。nand闪速存储器具有许多与之相关的固有问题；两个最重要的方面包括：在重复写入期间，由于nand闪存单元损耗而导致了有限预期寿命；以及自然发生的错误率。可以根据一组定义特定性能规范(包括延迟规范)的行业标准来设计和制造ssd，以相比于客户端ssd(例如，个人电脑、笔记本电脑和平板电脑)支持更繁重的写入工作负荷、更极端的环境条件以及从更高的位错误率(ber)中恢复。[0091]在下面的描述中，描述了用于提高多层存储器装置中的确定llr的技术。这些技术适用于在解码中使用llr的任意软解码器。[0092]图5是示出根据本发明的一些实施例的闪速存储器装置中的具有3位tlc的存储器装置的单元电压分布的简化示图500。闪速存储器通过使用编程操作将单元调制为不同的状态或pv电平，使得每个单元存储多个位。通过将读取参考电压施加到每个单元的控制栅极上以感测单元的阈值电压，可以从nand闪速存储器读取数据。对于tlc闪存，存在8个pv电平，每个电平对应于唯一的3位元组。如图5所示，单元的第一位、第二位和第三位分别被分组为最低有效位(lsb)页面、中心有效位(csb)页面和最高有效位(msb)页面。[0093]在图5中，擦除状态的目标单元pv被示出为“pv0”，并且七个编程状态的pv被示出为“pv1”至“pv7”。将八个数据状态中每一个的单元电压或单元阈值电压的分布表示为与每个pv相关联的钟形曲线。可由单元特性和操作历史的差异而引起单元阈值电压扩展。在图5中，每个单元被配置成存储由以下三个位表示的八个数据状态：msb、csb和lsb。图5中还示出了用作确定存储器单元中存储的数据的参考电压的七个读取阈值，标记为“vr1”、“vr2”、……、“vr7”。例如，两个阈值vr1和vr5被用于读取msb。如果由单元(pv)存储的电压小于vr1或大于vr5，则msb被读取为1。如果电压在vr1与vr5之间，则msb被读取为0。两个阈值vr3和vr7被用于读取lsb。如果由单元存储的电压小于vr3或大于vr7，则lsb被读取为1。如果电压在vr3与vr7之间，则lsb被读取为0。类似地，三个阈值vr2、vr4和vr6被用于读取csb。[0094]图6是示出根据本发明的一些实施例的基于闪速存储器装置中的具有相邻pv电平的存储器装置的单元电压分布的确定llr的简化示图。例如，在图6中，电平0和电平1的单元pv分别被示出为分布601和602。使用不同的ar阈值电压(ar1至ar7)来执行多个读取操作，以将单元划分为不同的区间(bin)，区间编号为0至7。可以选择ar阈值电压以便于确定llr。可以假设落入相同区间的闪存单元具有相同的阈值电压，并因此映射到与各个电压子区域相对应的相同llr值。在图6的示例中，具有与各个电压子区域相对应的八个区间，则llr可以三个位来表示。在一些实施例中，3位llr值可以由000、001、010、……、和111表示。[0095]图7是示出用于在存储系统中进行解码的方法的简化流程图。在nand闪存系统中，在接收到读取命令之后，通常运行一系列数据恢复步骤，以用于从nand闪存系统中检索无噪声数据的目的。在710中，这些数据恢复步骤可以包括硬解码处理和软解码处理。硬解码处理可以包括一系列硬读取，其可以包括第一硬读取以及一个或多个硬重新读取。第一硬读取尝试有时被称为“历史读取”。在示例中，历史读取使用在先前成功读取中使用的阈值vt，其中解码器在先前成功读取中成功地从nand页面闪存系统中恢复了无噪声数据。历史读取信息按每个物理块或物理管芯来单独维护，并且如果解码失败则将更新历史读取信息，并且在后续步骤中使用不同的vt，这样将引起成功的解码。因此，历史读取表示响应于新读取命令的第一次读取尝试。如果历史读取失败，则执行重新读取或读取重试。该重新读取或读取重试有时被称为高优先级读取重试(hrr)。[0096]在720中，hrr可以包括重新读取，该重新读取使用在nand闪存系统的整个生命周期内保持不变的一系列预定的固定的阈值vt。例如，在进行下一步骤之前，可执行五次至十次hrr读取尝试。针对每次hrr读取，来执行解码操作。[0097]系统可以执行多个读取以找到用于软读取的最佳中心vt。例如，系统可以在读取数据分布中的谷(valley)的最小值处找到中心vt。例如，可以使用ms硬解码或位翻转(bf)硬解码来执行硬解码。[0098]如果全部hrr读取失败，则可以确定硬解码已经失败，并且开始进行软解码730。在软读取和软解码(sr/sd)730的第一部分，系统找到中心vt(其为将两个状态分离的最佳vt)，然后采用中心vt周围的附加vt以进行附加ar，来生成每个区间的lrr。可以识别ar阈值电压。在软读取之前的全部读取尝试可生成噪声硬读取信息，可将该噪声硬读取信息与ar信息一起使用来生成软解码的llr。如标记732所示，将成功的vt更新为历史读取。[0099]在本发明的实施例中，描述了一种使用来自硬解码的信息来生成llr，而无需在软解码中使用的ar的方法。在软读取之前的每个读取尝试中，使用特定vt来从nand读取数据。描述了一种使用在硬读取期间生成的信息来生成llr以支持早期软解码的用于生成llr表的方法。将先前的硬读取数据与当前的硬读取数据组合以生成llr，并且馈送到软输入解码器。可针对除了第一硬读取(历史读取)之外的硬读取采用这种处理，并且提高了解码器在硬读取中的错误校正能力。[0100]现有支持上述早期软解码的系统中存在两个问题。第一挑战在于：在现有解码流程中不存在简单方法来得出llr表以支持早期软解码。第二问题在于：为了区分第一读取或那些重新读取(第二读取以及之后读取)的读取命令，数据路径必须提供接口信号以通知llr生成模块。这会使数据路径设计复杂化并且使llr生成和ecc模块的模块化程度降低，并且更难以支持不同的应用。[0101]本发明的实施例包括利用重新读取检测的基于机器学习的llr生成方案。将基于机器学习的方法用于利用重新读取检测的早期llr表生成。基于先前读取尝试中使用的vt、校验和以及1的计数信息来选择最佳llr表。进一步地，使用命令检测模块来检测读取命令是第一读取还是重新读取，而无需从数据路径向llr生成模块额外发送信号。[0102]发明人已经观察到，对于晶圆上的不同物理位置、保留条件以及读取干扰计数，全部不同的字线(wl)之间的最佳vt存在较大不同。例如，在tlc存储装置中，如上所述，每个物理页面被划分为三个逻辑页面：msb、csb和lsb。为了读取lsb中的电压，11000011需要两个阈值电压：v2和v6。发明人已经观察到，v2和v6根据页面位置、起始寿命、剩余寿命、擦除-写入计数等而存在较大不同。因此，在存储装置的整个寿命期间，需要针对每个页面优化读取电压。[0103]因为这种不同，所以当根据历史读取来执行硬读取时，根据正在读取哪个wl，可能获得不同的位错误。针对遵循预定读取阈值电压的重新读取，也已经观察到较大变化。因此，静态llr表是不足够的。在本发明的实施例中，可以通过在每个单个特定wl中观察到的内容来更新llr表。在一些实施例中，wl与页面中的单元相关联。[0104]在软解码中，使用ar以及针对有效的llr生成而选择的读取阈值电压来生成诸如llr的软信息。对于早期软解码，难以进行llr生成，由于ar在早期读取时是不可用的。因此，将不同谷处的pv分布混合在一起，而无需ar。每个pv的形状和位置在决定最佳llr表时起作用。而且，不能保证一个vt将始终位于另一vt的左侧/右侧。进一步地，在早期硬读取中使用的vt具有随机性。在早期硬读取中，由历史读取和hrr条目来决定读取阈值vt，其中hrr条目是预选的，可以是任意的，并且可能无法反映与实际pv相关的单元的当前状态。在不知道实际pv分布的情况下，鉴于先前读取中使用的特定vt，很难确定较佳的llr表。[0105]本发明的一些实施例提供了一种用于错误校正解码的方法以及存储系统，该错误校正解码包括仅使用来自硬解码的信息来生成用于软解码的llr，而无需在常规软解码中使用的ar。在一些实施例中，存储系统包括存储器单元以及联接到存储器单元的存储器控制器，存储器控制器用于控制存储器单元的操作，包括ldpc码字的硬解码和软解码。下面结合图13和14描述这种存储系统的示例。存储器控制器被配置成执行对页面中的码字的硬解码，该硬解码包括使用预定硬读取阈值电压的第一硬读取以及一个或多个重新读取。存储器控制器还被配置成基于用于第一硬读取以及一个或多个重新读取的读取阈值电压来将页面中的存储器单元分组为多个区间，并且计算每个区间中的存储器单元的奇偶校验和以及1的计数。存储器控制器进一步被配置成基于每个区间的读取数据、校验和以及1的计数来确定每个区间的存储器单元的llr。在一些实施例中，如下面结合图8所描述的，存储器控制器可以包括llr生成块。下面结合图9的流程图进一步说明生成llr的方法。[0106]图8是示出根据本发明的一些实施例的llr生成器的简化框图。图8示出了用于生成llr的系统800，系统800可以是存储系统的解码器的一部分。如图8所示，llr生成器800包括重新读取检测单元810、dnn单元820、llr表生成单元830、区间标记生成单元840和llr生成单元850。参照图9中的流程图进一步说明用于生成llr的llr生成器800的操作。[0107]图9是示出根据本发明的一些实施例的用于在对ldpc码字进行解码中实施的生成llr的方法的简化流程图。下面参照图8中的llr生成器800和图10中所示的示例来描述方法900。如图8所示，对ldpc码字进行解码的方法包括：在910，由包括ldpc解码器的系统对与wl相关联的存储器单元的给定页面执行硬解码。结合图1至图4和图13至图14描述了包括ldpc解码器的系统的示例。硬解码可以包括使用预定硬读取阈值电压的第一硬读取以及一个或多个重新读取。[0108]在920，该方法包括由系统确定基于硬读取的硬解码已经失败。如果硬解码成功，系统可以继续对存储系统中的其它页面进行读取和解码。另一方面，如果硬解码失败，常规方法通常是执行重新读取或硬读取重试，然后进行软解码。软解码通常包括通过使用软读取和软解码之后的ar来确定llr。然而，如上所述，在解码的早期，通常难以获得用于软解码的信息。在本发明的实施例中，可以基于硬重新读取信息而生成llr。[0109]在930，系统确定硬读取是给定页面的第一硬读取还是重新读取。这是因为第一硬读取还没有产生用于有效生成llr的足够信息。因此，这种llr生成方法仅适用于硬重新读取。就此而言，图8中的重新读取检测单元810确定当前硬读取是给定页面的第一硬读取还是重新读取。在一些实施例中，系统具有“当前读取”缓冲器，该“当前读取”缓冲器存储在先前读取中失败且尚未重新读取的、用于读取的硬读取数据。为了检测读取命令是第一读取还是重新读取，使用模式匹配处理来计算传入数据与当前读取缓冲器中存储的数据之间的相似度。在实施例中，可以使用如下求和运算来实施模式匹配处理：[0110]sum(xor(incoming_data,saved_data))，其中：[0111]incoming_data是来自给定页面的当前硬读取的读取数据；[0112]saved_data是来自给定页面的先前硬读取的读取数据；[0113]xor是异或运算；并且[0114]sum是确定为1的位的总和的运算。[0115]作为示例，页面可以具有4k字节的存储器单元，码字可以具有256位。则模式匹配表达式如下：[0116]sum(xor(incoming_data(0:255),saved_data(0:255)))。[0117]模式匹配运算有效地计算了传入数据与保存数据的比较结果中的1的数量的总和。换句话说，总和是传入数据与保存数据之间匹配的位的数量。通常，页面的原始ber小于1％。因此，重新读取数据中的数据模式在多个读取中应当是相似的。另一方面，随机码字将可能以大约50％的概率与当前读取缓冲器中的数据匹配。因此，如果传入数据用于与保存数据不同的页面，在码字长度为256位的情况下，总和可能是128位或50％。如果传入数据是用于对与保存数据相同的页面的重新读取，则总和应该较低，例如，1％。在实施例中，如果匹配的位的百分比高于例如75％或256位中的192位，则可以声明模式匹配。一旦声明了模式匹配，则更新读取计数以指示已经针对该码字执行了多少次读取。[0118]在940，在确定硬读取是第一读取而不是重新读取时，继续进行重新读取。如上所述，第一硬读取没有产生用于有效生成llr的足够信息。因为硬读取已经失败，所以系统可以继续进行重新读取。可选地，系统可以进行其它动作。在一些实施例中，针对第一读取，系统可以对页面执行硬解码，其中llr的符号由读取数据确定并且幅度被设置为某个固定值。[0119]在950，在确定硬读取是给定页面的重新读取时，基于与给定页面的先前硬读取和该硬读取相关联的读取阈值电压，将给定页面的存储器单元分组到区间中。图8中的区间标记生成单元840用于生成每个区间的标记。[0120]图10示出了示出根据本发明的一些实施例的使用校验和以及1的计数来生成llr的示例的三个简化图。示图1010示出了根据本发明的一些实施例的闪速存储器装置中的具有3位tlc的存储器装置的单元电压分布。与图5中的tlc单元电压分布相似，示图1010示出了八个pv电平。如上文结合图5所说明的，使用两个或三个读取阈值电压来确定msb、csb和lsb的位值。在示图1010中，标记为vt0的两个读取阈值电压被用于第一硬读取，标记为vt1的两个读取阈值电压被用于第一重新读取，并且标记为vt2的两个读取阈值电压被用于第二重新读取。vt0、vt1和vt2是针对硬读取而预先选择的。在第二重新读取之后，单元可以根据它们的pv电平而分为八个组，分别由单元a、b、c、d、e、f、g和h表示。[0121]在960，系统确定每个区间中的存储器单元的奇偶校验和，以及1的计数。在本发明的实施例中，奇偶校验和是基于码字的非零校正子的权重。对于噪声奇偶校验矩阵，所有不满足的奇偶校验方程产生“1”，并且满足奇偶校验的那些奇偶校验方程产生“0”。在例如ldpc的线性代码中，即使解码不成功，也仍然可以从校验和中得到可以提供关于存在多少错误的信息的有用信息。例如，给定两个读取，两者均没有产生正确的码字，但是一个码字比另一码字具有更多错误的信息可以被用于解码，例如用于确定下一vt、计算llr等。上面结合图1至图3描述了奇偶校验和的更多细节。[0122]1的计数是每个区间中的单元值为1的单元的数量。在写入数据之前对数据进行随机化的存储系统中，预计1的数量和0的数量将大约是数据位的50％。1的计数和奇偶校验和两者都可以用于确定给定区间的llr值。例如，较小的奇偶校验和指示较少的错误并且可以表示较高的似然度。进一步地，如果1的计数的比率接近50％，则可表示较高的似然度。[0123]在示图1010的示例中，已经对tlc页面中的一个执行了三次读取。硬读取信息被用于生成3位llr，3位llr可以具有从-3至+3的值。示图1020示出了将三个概念性vt施加到单层单元(slc)模型的示例。每个vt都与其校验和以及1的计数的百分比相关联。如示图1020所示，特定单元将落入相同的概念区间中，因此被分配有相同的区间标记。例如，单元c和单元h被分组到区间#0，单元a和单元f被分组到区间#1，单元b和单元e被分组到区间#2，并且单元d和单元g被分组到区间#3。如图所示，111的读取值可能在单元c或单元h中，并且在常规用于软解码的llr生成方法中，在没有ar的情况下，没有足够的信息来区分单元c和单元h。[0124]在示图1020的示例中，与读取阈值电压vt0相关联的第一硬读取的特征在于奇偶校验和(cs)为470并且1的计数百分比为48％。相似地，与读取阈值电压vt1相关联的第一重新读取的特征在于奇偶cs为500并且1的计数百分比为55％。进一步地，与读取阈值电压vt2相关联的第二重新读取的特征在于奇偶cs为500并且1的计数百分比为45％。如上所述，较小的奇偶cs表示较高的似然度，并且1的计数的比率接近50％表示较高的似然度。因为vt的顺序在不同的谷可以不同，所以vt的值不被用于生成llr值。[0125]示图1030是使用上述方法生成的llr值的示例。在示图1030中，八个单元被列为a、b、c、d、e、f、g和h，并且三个硬操作被指定为r0、r1和r2。示图1030还列出了区间编号bin和llr值。通过针对硬读取操作r0使用读取阈值电压vt0、针对硬读取操作r1使用读取阈值电压vt1并且针对硬读取操作r2使用读取阈值电压vt2来确定每个单元的硬读取数据。示图1030将每个单元的硬读取数据列出为如下：a(011)、b(010)、c(111)、d(000)、e(010)、f(110)、g(000)和h(111)。利用由校验和以及1的计数提供的信息，每个单元的llr值可以确定为如下：a(-1)、b(1)、c(-2)、d(+3)、e(1)、f(-1)、g(+2)和h(-3)。[0126]因此，在本发明的实施例中，可以使用硬读取中生成的信息来生成llr值，而无需使用ar。可以使用诸如读取数据、奇偶校验和、以及1的计数(或1的计数的百分比)的信息来估计llr。例如，单元值的统计分布可以与读取数据、校验和、以及1的计数相关联。该信息可以用于估计llr。可将结果包括在查找llr表中以用于软解码。[0127]如图9的流程图中的970所示，本发明的实施例包括基于每个区间的读取数据、校验和、以及1的计数，通过使用机器学习来计算每个区间的llr的方法。机器学习的示例是基于nn的学习。在图8的示例中，dnn单元820接收当前读取的读取计数、1的计数和校验和来生成llr值。因此，存储所有先前读取尝试的1的计数和校验和，并且针对每次读取将读取计数增加1。[0128]在该示例中，dnn单元820被用于判定在某个读取计数下，给定区间标记需要分配的llr值。根据当前读取的读取计数，1的计数和校验和的维度可能不同。在llr生成过程开始时，将针对每个区间标记值执行一次推测，并且将区间标记与llr值之间的关联存储在llr表中。在llr生成期间，llr表将在运行中重复应用以生成新的llr值并馈送给解码器。在一些实施例中，可以应用nn来执行离线机器学习。下面参照图11描述nn的示例。[0129]重新参照图8的流程图，在980，执行给定页面的软读取和软解码。上面参照图1至图4描述了软解码的示例。[0130]在图8中的方案中，将执行多次dnn推测，其中每次从dnn生成特定区间标记的llr值。该方式的优点在于可以减小dnn的大小并且可以应用于具有宽松服务质量(qos)要求的产品线。针对具有严格qos要求的企业应用，可能期望基于并行dnn的llr生成器。图11示出了一些示例。[0131]图11示出了根据本发明的实施例的基于串行dnn的llr生成器的框图以及基于并行dnn的llr生成器的框图。如图11所示，1110是基于串行dnn的llr生成器，其利用作为输入的区间标记、以及1的计数和校验和，来计算每个区间标记的llr。在图11中，1120是基于并行dnn的llr生成器，其同时计算全部区间的llr。dnn 1120接收1的计数和校验和作为输入。基于并行dnn的llr生成器速度更快，但更复杂。[0132]图12是示出根据本发明的实施例的还可以被用于图8的dnn单元820中的用于生成llr的示例性两层前馈nn的框图。在图12所示的示例中，前馈nn 1200包括输入端口1210、隐藏层1220、输出层1230和输出端口1240。在该网络中，信息只沿一个方向移动，即向前，从输入节点，通过隐藏节点，再到输出节点。在图12中，w表示加权向量，并且b表示偏置因子。[0133]在一些实施例中，隐藏层1220可以具有sigmoid神经元，并且输出层1230可以具有softmax神经元。sigmoid神经元具有由sigmoid函数定义的输出关系，sigmoid函数是具有特征s形曲线或sigmoid曲线的数学函数。sigmoid函数具有包含所有实数的域，根据应用，返回值通常从0到1或可选地从-1到1单调增加。多种sigmoid函数可以被用作人工神经元的激活函数，包括逻辑函数和双曲正切函数。[0134]在输出层1230中，softmax神经元具有由softmax函数定义的输出关系。softmax函数或归一化指数函数是逻辑函数的泛化，逻辑函数将任意实数值的k维向量z“压缩”为实数值的k维向量σ(z)，其中每个条目都在(0，1)范围内，并且所有条目总和为1。softmax函数的输出可以被用于表示分类分布，即，k个不同可能结果的概率分布。softmax函数通常被用在基于nn的分类器的最后层中。在图12中，w表示加权向量，并且b表示偏置因子。[0135]具有许多隐藏层的nn有时被称为dnn。在一些实施例中，nn是接收校验和以及1的计数作为输入并确定加权因子以用于计算最佳llr的dnn。[0136]为了实现合理的分类，可以在第一隐藏层中分配十个或更多的神经元。如果使用更多隐藏层，则可以在附加隐藏层中使用任意数量的神经元。给定更多的计算资源，则可以分配更多的神经元或层。通过在其隐藏层中提供足够的神经元，可以提高性能。还可以应用更复杂的网络(例如，卷积nn或循环nn)来获得更良好的性能。在其隐藏层给定足够的神经元，这可以很好地对向量进行任意分类。[0137]图13是示出根据本公开的某个实施例的固态存储系统的简化框图。如图所示，固态存储系统1300可以包括固态存储装置1350和存储控制器1360。存储控制器1360(也被称为存储器控制器)是执行本文描述的技术的系统的一个示例。在一些实施例中，存储控制器1360可以在诸如asic或fpga的半导体装置上实施。一些功能也可以在固件或软件中实施。[0138]控制器1304可以包括用于执行上述控制功能的一个或多个处理器1306和存储器1308。存储控制器1360还可以包括查找表1310，查找表1310可以包括劣化块的表以及坏块的表等。寄存器1314可以用于存储用于控制功能的数据，诸如用于劣化块计数的阈值等。[0139]控制器1304可以通过存储装置接口1302联接到固态存储装置1350。错误校正解码器1312(例如，ldpc解码器或bch解码器)可以对所读取的数据执行错误校正解码并将校正后的数据发送到控制器1304。控制器1304可以向垃圾收集器1316识别读取失败的页面，垃圾收集器1316对那些页面执行校正处理(例如，通过利用或者不利用错误校正解码，将数据复制到新位置来执行该校正处理)。[0140]图14是示出根据本公开的可以被用于实施各个实施例的设备的简化框图。图14仅仅是结合本公开的实施例的说明，并不限制如权利要求书中所述的本发明的范围。本领域的普通技术人员将认识到其它的变化、修改和替代。在一个实施例中，计算机系统1400通常包括监测器1410、计算机1420、用户输出装置1430、用户输入装置1440、通信接口1450等。[0141]如图14所示，计算机1420可以包括处理器1460，处理器1460经由总线子系统1490与多个外围装置通信。这些外围装置可以包括用户输出装置1430、用户输入装置1440、通信接口1450以及诸如ram 1470和磁盘驱动器1480的存储子系统。作为示例，磁盘驱动器可以包括利用非易失性存储器装置实施的ssd，诸如具有上述特征的图4中描绘的ssd 420。[0142]用户输入装置1440包括用于将信息输入到计算机系统1420的全部可能类型的装置和机构。这些可以包括键盘、小键盘、集成到显示器中的触摸屏、诸如语音识别系统和麦克风的音频输入装置以及其它类型的输入装置。在各个实施例中，用户输入装置1440通常被实现为计算机鼠标、轨迹球、触控板、操纵杆、无线遥控器、绘图板、语音命令系统、眼睛跟踪系统等。用户输入装置1440通常允许用户经由诸如点击按钮等的命令来选择出现在监测器1410上的对象、图标、文本等。[0143]用户输出装置1430包括用于从计算机系统1420输出信息的全部可能类型的装置和机构。这些可以包括显示器(例如，监测器1410)、诸如音频输出装置等的非视觉显示器。[0144]通信接口1450提供到其它通信网络和装置的接口。通信接口1450可以用作用于从其它系统接收数据以及向其它系统传输数据的接口。通信接口1450的实施例通常包括以太网卡、调制解调器(电话、卫星、电缆、综合服务数字网络(isdn))、(异步)数字用户线(dsl)单元、火线接口、usb接口等。例如，通信接口1450可以连接到计算机网络、火线总线等。在其它实施例中，通信接口1450可以物理集成到计算机1420的主板上，并且可以为诸如软dsl等的软件程序。[0145]在各个实施例中，计算机系统1400还可以包括能够通过诸如以下网络实现通信的软件：超文本传输协议(http)、传输控制协议和互联网协议(tcp/ip)、实时流协议和实时传输协议(rtsp/rtp)等。在本发明的可选实施例中，还可以使用其它通信软件和传输协议，例如，互联网分组交换(ipx)、用户数据报协议(udp)等。在一些实施例中，计算机1420包括作为处理器1460的来自intel的一个或多个xeon微处理器。进一步地，在一个实施例中，计算机1420包括基于unix的操作系统。[0146]ram 1470和磁盘驱动器1480是被配置成存储诸如本发明的实施例的包括可运行计算机代码、人类可读代码等的数据的有形介质的示例。其它类型的有形介质包括：软盘，可移动硬盘，诸如cd-rom、dvd和条形码的光存储介质，诸如闪速存储器、非暂时性只读存储器(rom)、电池供电的易失性存储器的半导体存储器，网络存储装置等。ram 1470和磁盘驱动器1480可以被配置成存储提供本发明的功能的基本编程和数据构造。[0147]提供本发明的功能的软件代码模块和指令可以被存储在ram1470和磁盘驱动器1480中。这些软件模块可以由处理器1460运行。ram 1470和磁盘驱动器1480还可以提供用于存储根据本发明中使用的数据的存储库。[0148]ram 1470和磁盘驱动器1480可以包括多个存储器，包括用于在程序运行期间存储指令和数据的主ram以及存储固定的非暂时性指令的rom。ram 1470和磁盘驱动器1480可以包括提供针对程序和数据文件的持久(非易失性)存储的文件存储子系统。ram 1470和磁盘驱动器1480还可以包括可移动存储系统，诸如可移动闪速存储器。[0149]总线子系统1490提供用于使计算机1420的各个组件和子系统根据预期彼此通信的机构。尽管总线子系统1490被示意性地示出为单个总线，但是总线子系统的可选实施例可以利用多个总线。总线子系统1490可以是可以使用本公开的pcie phy实施例来实施的高速pci总线。[0150]图14是能够实现本发明的代表性计算机系统。对于本领域的普通技术人员而言将显而易见的是，许多其它硬件和软件配置适用于本发明。例如，计算机可以是台式、便携式、机架式或平板电脑配置。附加地，计算机可以是一系列联网的计算机。进一步地，预期使用诸如以下的其它微处理器：奔腾(pentiumtm)或安腾(itaniumtm)微处理器、来自超威(advanced micro devices,inc.)的皓龙(opterontm)或速龙(athlonxptm)微处理器等。进一步地，预期使用诸如以下的其它类型的操作系统：来自微软公司(microsoft corporation)的等；太阳微系统公司(sun microsystems)的solaris；linux；unix等。在其它实施例中，上述技术可以在芯片或辅助处理板上实施。[0151]本发明的各个实施例可以以软件或硬件或两者组合中的逻辑的形式来实施。该逻辑可以作为指令集合而被存储在计算机可读或机器可读的非暂时性存储介质中，该指令集合适用于引导计算机系统的处理器来执行本发明的实施例中公开的一组步骤。该逻辑可以形成计算机程序产品的一部分，该计算机程序产品适用于引导信息处理装置来执行在本发明的实施例中公开的一组步骤。基于本文中提供的公开和教导，本领域普通技术人员将理解实施本发明的其它方式和/或方法。[0152]本文中描述的数据结构和代码可以部分或全部被存储在计算机可读存储介质和/或硬件模块和/或硬件设备上。计算机可读存储介质包括但不限于：易失性存储器；非易失性存储器；诸如磁盘驱动器、磁带、cd、dvd的磁和光存储装置；或者现在已知或以后开发的能够存储代码和/或数据的其它介质。本文中所述的硬件模块或设备包括但不限于：asic、fpga、专用或共享处理器以及/或者现在已知或以后开发的其它硬件模块或设备。[0153]本文描述的方法和过程可以部分或全部地被实现为计算机可读存储介质或装置中存储的代码和/或数据，以使在计算机系统读取和运行代码和/或数据时，计算机系统执行相关联的方法和过程。这些方法和过程也可以部分或全部地被实现在硬件模块或设备中，以使在激活硬件模块或设备时，硬件模块或设备执行相关联的方法和过程。可以使用代码、数据和硬件模块或设备的组合来实现本文公开的方法和过程。[0154]本文公开的实施例的范围不受本文描述的具体实施例的限制。根据前面的描述和附图，除了本文描述的那些之外，本发明的实施例的各个修改对于本领域普通技术人员来说也将是显而易见的。进一步地，虽然本发明的一些实施例已经在出于特定目的的特定环境中的特定实施方案的上下文中进行了描述，但是本领域的普通技术人员将认识到的是，本发明的实用性不限于此，并且本发明的实施例可以出于任何目的在任意数量的环境中有利地实施。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!