半导体结构及半导体结构的形成方法与流程

电气元件制品的制造及其应用技术1.本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。背景技术：2.横向双扩散金属氧化物半导体(lateral double-diffused metal oxide semiconductor，简称ldmos)属于高压功率器件，它具有工作电压高、工艺相对简单、开关频率高的特点，并且基于体硅材料的加工工艺已较成熟，因此横向双扩散金属氧化物半导体器件具有广泛的发展前景。横向双扩散金属氧化物半导体器件的漏极、源极和栅极都位于其表面，易于集成到芯片内部，故在高压集成电路和功率集成电路中被作为高压功率器件是特别适合的。3.然而，现有的横向双扩散金属氧化物半导体的性能有待提升。技术实现要素：4.本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升横向双扩散金属氧化物半导体的性能。5.为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括相邻的漂移区和体区，所述漂移区内具有第一离子，所述体区内具有第二离子，所述第二离子的导电类型与第一离子的导电类型相反；位于漂移区内的凹槽以及位于凹槽内的隔离结构，所述隔离结构的材料包括半导体材料；位于部分衬底上的栅极结构，所述栅极结构从体区表面延伸到漂移区表面，所述栅极结构位于部分或全部的隔离结构表面。6.可选的，所述隔离结构的材料包括碳化硅。7.可选的，所述隔离结构的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同。8.可选的，所述第三离子的浓度小于所述第一离子的浓度。9.可选的，所述隔离结构包括：位于凹槽侧壁表面和底部表面的第一隔离层以及位于第一隔离层上的第二隔离层。10.可选的，所述第一隔离层的材料包括碳化硅；所述第二隔离层的材料包括硅锗。11.可选的，所述第一隔离层的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同，所述第三离子包括磷离子或硼离子。12.可选的，还包括：位于漂移区内的漏区，位于体区内的源区，所述源区和漏区的离子导电类型与第一离子的导电类型相同。13.可选的，所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子；所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子。14.相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区和第二区；采用第一离子注入工艺在所述第一区内和第二区内注入第一离子，在第一区内和第二区内形成初始漂移区；形成初始漂移区之后，在第一区内形成凹槽；在凹槽内形成隔离结构，所述隔离结构的材料包括半导体材料；形成隔离结构之后，在部分所述初始漂移区上形成栅极结构，所述栅极结构从第二区表面延伸到第一区表面，所述栅极结构位于部分或全部的隔离结构表面。15.可选的，形成所述隔离结构的方法包括：在凹槽内和初始漂移区上形成隔离材料层；平坦化所述隔离材料层，直至暴露出初始漂移区表面，形成所述隔离结构。16.可选的，所述隔离结构的材料包括碳化硅。17.可选的，所述隔离结构的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同，所述第三离子包括磷离子或硼离子。18.可选的，所述第三离子的浓度小于所述第一离子的浓度。19.可选的，形成所述隔离材料层的工艺包括外延生长工艺或沉积工艺。20.可选的，在采用所述外延生长工艺或沉积工艺形成隔离材料层时，形成所述隔离材料层的工艺还包括：原位掺杂工艺。21.可选的，所述隔离结构包括位于凹槽侧壁表面和底部表面的第一隔离层以及位于第一隔离层上的第二隔离层；所述隔离材料层包括第一隔离材料层和位于第一隔离材料层上的第二隔离材料层。22.可选的，所述第一隔离层的材料包括碳化硅；所述第二隔离层的材料包括硅锗。23.可选的，所述第一隔离层的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同，所述第三离子包括磷离子或硼离子。24.可选的，形成所述第一隔离材料层的工艺包括外延生长工艺或沉积工艺。25.可选的，在采用所述外延生长工艺或沉积工艺形成第一隔离材料层时，形成所述第一隔离材料层的工艺还包括：原位掺杂工艺。26.可选的，形成所述第二隔离材料层的工艺包括外延生长工艺或沉积工艺。27.可选的，形成栅极结构之后，还包括：在衬底上形成掩膜结构，所述掩膜结构暴露出第二区表面以及位于第二区上的栅极结构表面；以所述掩膜结构为掩膜，采用第二离子注入工艺在所述第二区内注入第二离子，在第二区内形成体区，并使第一区的初始漂移区形成漂移区，所述第二离子的导电类型与第一离子的导电类型相反。28.可选的，形成体区之后，还包括：在漂移区内形成漏区，在体区内形成源区，所述源区和漏区的离子导电类型与第一离子的导电类型相同。29.可选的，所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子；所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子。30.与现有技术相比，本发明的技术方案具有以下有益效果：31.本发明的技术方案的半导体结构，所述漂移区内具有隔离结构，所述隔离结构的材料包括半导体材料。所述隔离结构的材料包括半导体材料，一方面，所述隔离结构能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构两侧的偏压达到一定范围时，所述隔离结构的半导体材料能够使得一部分电流能通过隔离结构流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。32.本发明的技术方案的形成方法，通过先在第一区内和第二区内形成初始漂移区，然后在第一区内形成凹槽，再在凹槽内形成隔离结构，所述隔离结构的材料包括半导体材料。所述方法中，所述隔离结构的材料包括半导体材料，一方面，所述隔离结构能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构两侧的偏压达到一定范围时，所述隔离结构的半导体材料能够使得一部分电流能通过隔离结构流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。33.进一步，所述隔离结构的材料包括碳化硅。所述碳化硅材料具有阻挡扩散性能和导电性能，从而能够在起到隔离作用的同时改善半导体结构的工作电流。34.进一步，所述隔离结构的材料包括掺入磷离子或硼离子的碳化硅。所述磷离子或硼离子能够对所述碳化硅材料的导电性能进行微调。35.进一步，所述隔离结构包括第一隔离层和位于第一隔离层上的第二隔离层，所述第一隔离层的材料包括碳化硅；所述第二隔离层的材料包括硅锗。所述硅锗材料具有较好的导电能力，从而能够增加所述隔离结构的导电性能。36.进一步，所述第一隔离层的材料还包括掺入磷离子或硼离子的碳化硅。所述磷离子或硼离子能够对所述碳化硅材料的导电性能进行微调。附图说明37.图1是一实施例中半导体结构的剖面结构示意图；38.图2至图7是本发明一实施例中半导体结构形成过程的剖面结构示意图；39.图8和图9是本发明另一实施例中半导体结构形成过程的剖面结构示意图。具体实施方式40.如背景技术所述，现有的横向双扩散金属氧化物半导体的性能有待提升。现结合具体的实施例进行分析说明。41.图1是一实施例中半导体结构的剖面结构示意图。42.请参考图1，包括：衬底100，所述衬底100包括相邻的第一区i和第二区ii；位于第一区i内的漂移区101，位于第二区ii内的体区102；位于漂移区101内的隔离结构103；位于部分漂移区101上和部分体区102上的栅极结构104，所述栅极结构104从漂移区101表面延伸到体区102表面，且部分所述栅极结构104位于隔离结构103表面；位于漂移区101内的漏区105，位于体区102内的源区106。43.所述半导体结构中，所述隔离结构103用于阻挡漏区105内的离子扩散至沟道，从而能够增加所述半导体结构的击穿电压，提升半导体结构的抗击穿能力。所述隔离结构103的材料通常选用氧化硅材料，且为了减少光罩的使用，通常采用一道形成工艺形成衬底上所有的隔离结构103，从而使得所述隔离结构103的深度是一致的，深浅不可调。44.对所述半导体结构来说，采用一道工艺形成的隔离结构103的深度通常较深，而隔离结构103的材料是绝缘的，所述半导体结构的工作电流需要绕过所述隔离结构，这就使得所述半导体结构的工作电流的路径增长，从而使得电阻变大，进而使得所述半导体结构的工作电流变小，影响了半导体结构的性能。45.为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，在所述漂移区内形成隔离结构，所述隔离结构的材料包括半导体材料。所述隔离结构的材料包括半导体材料，一方面，所述隔离结构能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构两侧的偏压达到一定范围时，所述隔离结构的半导体材料能够使得一部分电流能通过隔离结构流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。46.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。47.图2至图7是本发明一实施例中半导体结构形成过程的剖面结构示意图。48.请参考图2，提供衬底200，所述衬底200包括相邻的第一区i和第二区ii。49.所述衬底200的材料包括硅(si)、锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以包括绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等ⅲ‑ⅴ族化合物。在本实施中，所述衬底200的材料为硅。50.在本实施例中，所述衬底200内具有阱区(未图示)。51.根据所要形成的半导体器件的类型，所述阱区的导电类型包括：n型或者p型。52.所述阱区的形成方法包括：通过离子注入工艺在所述衬底200内掺杂n型离子或p型离子，形成所述阱区。53.所述n型离子为磷离子、砷离子、锑离子中的一种或几种；p型离子为硼离子、铟离子、镓离子中的一种或几种。54.在本实施例中，所述衬底200为平面衬底。55.在其他实施例中，所述基底包括：衬底和位于所述衬底部分表面的鳍部。56.请继续参考图2，采用第一离子注入工艺在所述第一区i内和第二区ii内注入第一离子，在第一区i内和第二区ii内形成初始漂移区201。57.所述初始漂移区201用于后续形成漂移区和体区。具体地，所述初始漂移区201位于阱区内。58.所述第一离子包括n型离子或p型离子。59.所要形成的半导体结构为n型ldmos，所述第一离子为n型离子，包括：磷离子、砷离子和锑离子中的一种或多种。60.所要形成的半导体结构为p型ldmos，所述第一离子也可以为p型离子，包括：硼离子、铟离子和镓离子中的一种或多种。61.请参考图3，形成初始漂移区201之后，在第一区i内形成凹槽203。62.所述凹槽203用于后续在凹槽203内形成隔离结构，所述隔离结构用于提升所述半导体结构的击穿电压。63.所述凹槽203的形成方法包括：在第一区i上和第二区ii上形成图形化的掩膜结构202，所述图形化的掩膜结构202暴露出部分第一区i表面；以所述图形化的掩膜结构202为掩膜刻蚀所述第一区i，在第一区i内形成凹槽203。64.刻蚀所述第一区i的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好且尺寸精准度较高的凹槽203。65.所述凹槽203的深度可调节，从而能够通过调节凹槽203的深度来调节隔离结构的深度，调节所述半导体结构的击穿电压。66.形成凹槽203之后，去除所述掩膜结构202。67.请参考图4，在凹槽203内形成隔离结构204，所述隔离结构204的材料包括半导体材料。68.所述隔离结构204的材料包括半导体材料，一方面，所述隔离结构204能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构204两侧的偏压达到一定范围时，所述隔离结构204的半导体材料能够使得一部分电流能通过隔离结构204流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。69.形成所述隔离结构204的方法包括：在凹槽203内和初始漂移区201上形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出初始漂移区201表面，形成所述隔离结构204。70.在本实施例中，所述隔离结构204的材料包括碳化硅。所述碳化硅材料具有阻挡扩散性能和导电性能，从而能够在起到隔离作用的同时改善半导体结构的工作电流。71.形成所述隔离材料层的工艺包括外延生长工艺或沉积工艺。72.在其他实施例中，所述隔离结构的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同，所述第三离子包括磷离子或硼离子。所述磷离子或硼离子能够对所述碳化硅材料的导电性能进行微调。73.在其他实施例中，所述第三离子的浓度小于所述第一离子的浓度。若所述第三离子的浓度大于第一离子的浓度，则所述隔离结构的材料掺杂的第三离子过多，容易对沟道产生张应力，使得所述半导体结构容易发生漏电流的情况。74.在其他实施例中，在采用所述外延生长工艺或沉积工艺形成隔离材料层时，形成所述隔离材料层的工艺还包括：原位掺杂工艺。75.在另一实施例中，所述隔离结构包括第一隔离层和位于第一隔离层上的第二隔离层。76.请参考图5，形成隔离结构204之后，在部分所述初始漂移区201上形成栅极结构205，所述栅极结构205从第二区ii表面延伸到第一区i表面，所述栅极结构205位于部分或全部的隔离结构204表面。77.所述栅极结构205的形成方法包括：在衬底200上形成栅极结构材料层(未图示)；在栅极结构材料层上形成图形化层(未图示)，所述图形化层暴露出部分栅极结构材料层表面；以所述图形化层为掩膜刻蚀所述栅极结构材料层，直至暴露出部分第一区i和部分第二区ii表面，形成所述栅极结构205。78.所述栅极结构205包括：栅介质层(未图示)和位于所述栅介质层上的栅极层(未图示)。79.在本实施例中，所述栅极结构205还包括：位于栅极层顶部表面的保护层(图中未示出)，所述保护层用于保护所述栅极层的顶部表面，减少所述栅极层受到后续工艺的影响，有利于提高形成的半导体结构的性能。80.请继续参考图5，还包括：在所述栅极结构205侧壁形成侧墙(未标示)。81.所述侧墙的作用在于，一方面用于保护所述栅极结构205的侧壁表面，避免受到后续工艺的影响，从而保持形貌，提高电学性能的稳定性；另一方面，用于定位后续形成的源区和漏区的位置。82.所述侧墙的形成方法包括：在所述衬底200表面和栅极结构205顶部表面和侧壁表面形成侧墙材料层(图中未示出)；回刻蚀所述侧墙材料层，直至暴露出衬底200表面和栅极层顶部表面，形成所述侧墙。83.所述侧墙的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述侧墙的材料包括氮化硅。84.请参考图6，形成栅极结构205之后，还包括：在衬底200上形成掩膜结构206，所述掩膜结构206暴露出第二区ii表面以及位于第二区ii上的栅极结构205表面；以所述掩膜结构206为掩膜，采用第二离子注入工艺在所述第二区ii内注入第二离子，在第二区ii内形成体区207，并使第一区i的初始漂移区201形成漂移区208，所述第二离子的导电类型与第一离子的导电类型相反。85.所述漂移区208用于分隔后续所形成的漏区区域和沟道区域，从而延长半导体结构的电流通道，提高击穿电压。所述体区207用于分隔后续所形成的源区区域和沟道区域。86.所述第二离子包括n型离子或p型离子；所述n型离子包括磷离子、砷离子或锑离子；所述p型离子包括硼离子、硼氟离子或铟离子。87.所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子；所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子。88.请参考图7，形成体区207之后，还包括：在漂移区208内形成漏区209，在体区207内形成源区210，所述源区210和漏区209的离子导电类型与第一离子的导电类型相同。89.在漂移区208内形成漏区209，在体区207内形成源区210的方法包括：以所述侧墙和栅极结构205为掩膜，对所述体区207和漂移区208进行离子注入，形成所述源区210和漏区209。90.所述源区210和漏区209的离子包括n型离子或p型离子；所述n型离子包括磷离子、砷离子或锑离子；所述p型离子包括硼离子、硼氟离子或铟离子。91.相应地，本发明技术方案还提供一种半导体结构，请继续参考图7，包括：92.衬底200，所述衬底包括相邻的漂移区208和体区207，所述漂移区208内具有第一离子，所述体区207内具有第二离子，所述第二离子的导电类型与第一离子的导电类型相反；93.位于漂移区208内的凹槽以及位于凹槽内的隔离结构204，所述隔离结构204的材料包括半导体材料；94.位于部分衬底200上的栅极结构205，所述栅极结构206从体区207表面延伸到漂移区208表面，所述栅极结构205位于部分或全部的隔离结构204表面。95.在本实施例中，所述隔离结构204的材料包括碳化硅。96.在其他实施例中，所述隔离结构的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同。97.在其他实施例中，所述第三离子的浓度小于所述第一离子的浓度。98.在本实施例中，还包括：位于漂移区208内的漏区209，位于体区207内的源区210，所述源区210和漏区209的离子导电类型与第一离子的导电类型相同。99.在本实施例中，所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子；所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子。100.所述半导体结构，所述漂移区208内具有隔离结构204，所述隔离结构204的材料包括半导体材料。所述隔离结构204的材料包括半导体材料，一方面，所述隔离结构204能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构204两侧的偏压达到一定范围时，所述隔离结构204的半导体材料能够使得一部分电流能通过隔离结构204流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。101.图8和图9是本发明另一实施例中半导体结构形成过程的剖面结构示意图。102.请参考图8，图8为在图3基础上的结构示意图，在凹槽203内形成隔离结构，所述隔离结构材料包括半导体材料。103.所述隔离结构的材料包括半导体材料，一方面，所述隔离结构能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构两侧的偏压达到一定范围时，所述电隔离结构的半导体材料能够使得一部分电流能通过隔离结构流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。104.在本实施例中，所述隔离结构包括位于凹槽203侧壁表面和底部表面的第一隔离层301以及位于第一隔离层301上的第二隔离层302。105.形成所述隔离结构的方法包括：在凹槽203侧壁表面、底部表面和初始漂移区201上形成第一隔离材料层(未图示)；在第一隔离材料层上形成第二隔离材料层(未图示)；平坦化所述第二隔离材料层和第一隔离材料层，直至暴露出初始漂移区201表面，形成所述隔离结构。106.在本实施例中，所述第一隔离层301的材料包括碳化硅；所述第二隔离层302的材料包括硅锗。所述硅锗材料具有较好的导电能力，从而能够增加所述隔离结构的导电性能。107.形成所述第一隔离材料层的工艺包括外延生长工艺或沉积工艺。形成所述第二隔离材料层的工艺包括外延生长工艺或沉积工艺。108.在其他实施例中，所述第一隔离层的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同，所述第三离子包括磷离子或硼离子。所述磷离子或硼离子能够对所述碳化硅材料的导电性能进行微调。109.在其他实施例中，所述第三离子的浓度小于所述第一离子的浓度。若所述第三离子的浓度大于第一离子的浓度，则所述隔离结构的材料掺杂的第三离子过多，容易对沟道产生张应力，使得所述半导体结构容易发生漏电流的情况。110.在其他实施例中，在采用所述外延生长工艺或沉积工艺形成第一隔离材料层时，形成所述第一隔离材料层的工艺还包括：原位掺杂工艺。111.请参考图9，接下来，在部分所述初始漂移区上形成栅极结构205；在第一区i内形成漂移区308，在第二区ii内形成体区307；在漂移区308内形成漏区309，在体区307内形成源区310。所述栅极结构205、漂移区308、体区307、源区310以及漏区309形成过程的方法、工艺以及材料请参考图5至图7，在此不再赘述。112.相应地，本发明技术方案还提供一种半导体结构，请继续参考图9，包括：113.衬底200，所述衬底200包括相邻的漂移区308和体区307，所述漂移区308内具有第一离子，所述体区307内具有第二离子，所述第二离子的导电类型与第一离子的导电类型相反；114.位于漂移区308内的凹槽以及位于凹槽内的隔离结构，所述隔离结构的材料包括半导体材料；115.位于部分衬底200上的栅极结构305，所述栅极结构305从体区307表面延伸到漂移区308表面，所述栅极结构305位于部分或全部的隔离结构表面。116.在本实施例中，所述隔离结构包括：位于凹槽侧壁表面和底部表面的第一隔离层301以及位于第一隔离层301上的第二隔离层302。117.在本实施例中，所述第一隔离层301的材料包括碳化硅；所述第二隔离层302的材料包括硅锗。118.在其他实施例中，所述第一隔离层的材料还包括掺入第三离子的碳化硅；所述第三离子的导电类型与第一离子的导电类型相同，所述第三离子包括磷离子或硼离子。119.在本实施例中，还包括：位于漂移区308内的漏区309，位于体区307内的源区310，所述源区310和漏区309的离子导电类型与第一离子的导电类型相同。120.在本实施例中，所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子；所述第一离子包括n型离子或p型离子，所述n型离子包括磷离子或砷离子，所述第二离子包括硼离子。121.所述半导体结构，所述漂移区内具有隔离结构，所述隔离结构的材料包括半导体材料。所述隔离结构的材料包括半导体材料，一方面，所述隔离结构能够阻挡大部分的电流，起到阻挡扩散的作用；另一方面，当隔离结构两侧的偏压达到一定范围时，所述隔离结构的半导体材料能够使得一部分电流能通过隔离结构流向沟道，使得一部分电流的路径能够缩短，从而起到分流的作用，进而改善半导体结构的工作电流。122.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!