微型发光二极管显示芯片及制备方法与流程

电气元件制品的制造及其应用技术1.本发明属于半导体器件技术领域，具体涉及微型发光二极管显示芯片及制备方法。背景技术：2.micro-led又称微型发光二极管，是具有多个单像素元件的微型led阵列，阵列中的led像素点距离在100纳米-100微米量级，每一个led像素点都能自发光。3.在micro-led制程中，为了增加led的出光效率，需要增加一层反射镜提高反射率，已知的反射镜为整面蒸镀的一层金属结构。但在实际工艺过程中存在如下问题：(1)由于外延片存在缺陷，在形成led像素点后，需要通过湿法刻蚀去除掩膜版，但腐蚀液会通过缺陷渗入反射镜从而腐蚀反射镜的金属结构，使得该部分区域ng，产生鼓包，影响led像素点的导电性能和粘合度；(2)由于传统反射镜镜在led像素点隔离制程前完成蒸镀，因此在形成led像素点时会一并对反射镜进行刻蚀，导致反射镜金属溅射，由于该金属比较活泼，会不同程度的在刻蚀凹槽及刻蚀区域周边覆盖，造成短路及漏电现象。技术实现要素：4.发明目的：本发明的目的在于提供一种微型发光二极管显示芯片，通过在外延层增加反射镜，提升led像素点出光效率。本发明的另一目的在于提供上述微型发光二极管显示芯片的制备方法，通过对反射镜进行图案化，降低湿法刻蚀处理对反射镜金属的影响，且在led像素点隔离制程中避免了反射镜金属溅射对器件的影响。5.技术方案：为实现上述发明目的，微型发光二极管显示芯片的制备方法，包括：6.提供基板；7.提供led外延层，所述led外延层设置在衬底上；8.在所述led外延层上形成反射镜；9.对所述反射镜进行图案化处理形成阵列排布的多个反射单元；10.在所述基板和/或所述led外延层上形成键合层，所述键合层覆盖所述反射单元，将所述基板与所述led外延层进行键合；11.移除所述衬底；12.在所述led外延层上形成阵列排布的多个led像素点；所述反射单元位于对应的所述led像素点和所述键合层之间。13.在一些实施例中，衬底上设有led外延层可以通过mocvd技术完成外延过程，衬底可以选择蓝宝石、硅或氮化镓；led外延层包括n型半导体层和p型半导体层。14.在一些实施例中，衬底的移除可以采用干法刻蚀、湿法刻蚀、机械抛光或激光剥离。15.在一些实施例中，所述led外延层包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述第一掺杂型半导体层为连续的功能层结构，对所述第二掺杂型半导体层进行刻蚀形成台面结构，形成阵列排布的所述led像素点。16.在一些实施例中，还可以对所述第二掺杂型半导体层进行离子注入形成阵列排布的所述led像素点。17.在一些实施例中，对所述第二掺杂型半导体层进行刻蚀形成台面结构的步骤，包括：18.在所述第二掺杂型半导体层上形成图案化的掩膜；19.对所述第二掺杂型半导体层上的未被所述掩膜覆盖的区域进行刻蚀，刻蚀深度至少是第二掺杂型半导体层的深度；20.去除所述掩膜，形成所述台面结构。21.在一些实施例中，刻蚀形成台面结构可以包括干法刻蚀或湿法刻蚀工艺。22.在一些实施例中，刻蚀形成台面结构的制程中需要用到掩膜，在刻蚀形成台面结构后，需要对形成在第二掺杂型半导体层上的掩膜进行去除，去除方式包括湿法腐蚀液腐蚀等。23.在一些实施例中，通过刻蚀所述led外延层形成的台面结构中，刻蚀方法包括干法刻蚀或湿法刻蚀，形成的台面结构可以是垂直侧壁结构或梯形结构。24.在一些实施例中，所述基板包括驱动电路和与所述驱动电路连接的多个触点，所述触点位于相邻的所述led像素点之间；所述led像素点与对应的所述触点之间电性连接，使得所述led像素点能够被对应的所述触点独立驱动。25.在一些实施例中，所述led像素点与对应的所述触点之间电性连接具体是指led像素点与对应的所述触点之间形成电连接结构使所述触点能够独立驱动对应的所述led像素点。26.在一些实施例中，所述led像素点为微型发光二极管，所述led像素点呈阵列排布；所述像素点发出的光为红光、绿光、蓝光、黄光或紫外光中的任意一种；所述反射单元呈阵列排布，所述反射单元与所述led像素点一一对应设置。27.在一些实施例中，对所述反射镜进行图案化处理形成反射单元，对所述反射镜进行图案化处理形成阵列排布的多个反射单元，将所述基板与所述led外延层进行键合的步骤中，包括：28.通过光刻在反射镜上形成光刻胶层；29.通过干法刻蚀将反射镜进行图案化，然后去除光刻胶层，形成所述反射单元；30.将所述反射单元与所述led像素点对准，使所述基板与所述led外延层键合。31.在一些实施例中，将所述反射单元与所述led像素点对准的步骤中，包括：32.在所述反射镜上形成所述第一标记；33.将所述第一标记与位于所述基板上的第二标记对准，实现所述反射单元与所述led像素点位置的对准。34.在一些实施例中，提供第一标记，在所述反射镜上形成所述第一标记的步骤中，包括：35.通过光刻在所述反射镜上形成光刻胶层；36.通过干法刻蚀形成所述第一标记。37.在一些实施例中，所述第一标记的厚度小于或等于所述反射镜的厚度。第一标记是为了反射单元与驱动电路位置对准，所述第一标记的深度可以是深入到所述led外延层的表面。38.在一些实施例中，所述第一标记位于所述反射镜的边缘部位。39.在一些实施例中，反射镜的边缘部位具体是指与晶圆平边对应的两侧边，第一标记应能被光刻机识别。40.在一些实施例中，在所述基板与所述led外延层键合之前，将所述反射单元与所述驱动电路对准，包括：41.在所述反射单元上形成导电层；42.在所述基板上形成粘附层；43.所述导电层与所述粘附层接触，形成键合层。44.在一些实施例中，所述反射单元包括第一表面和第二表面，所述第一表面与所述第一掺杂型半导体层接触，所述第二表面与所述键合层接触。反射单元被键合层和第一掺杂型半导体层包覆起来，并与led像素点对应。45.在一些实施例中，所述led像素点与对应的所述触点之间电性连接，形成电连接结构使所述触点能够独立驱动对应的所述led像素点，包括：46.在所述led像素点上形成电极层，所述电极层与所述第二掺杂型半导体层和所述触点电性连接。47.在一些实施例中，在所述led像素点上形成电极层之前，包括：48.在所述led像素点上形成钝化层；49.在所述钝化层对应所述第二掺杂型半导体层上设置贯穿所述钝化层的第一开孔；所述第一开孔暴露所述第二掺杂型半导体层；50.在所述钝化层对应所述触点上设置贯穿所述钝化层的第二开孔，所述第二开孔暴露所述触点；51.所述电极层通过所述第一开孔以及所述第二开孔分别与所述第二掺杂型半导体层和所述触点电性连接。52.在一些实施例中，提供反射镜，在所述led外延层上形成所述反射镜的步骤中，包括：53.通过真空蒸镀或磁控溅射在所述led外延层上形成所述反射镜。54.在一些实施例中，所述反射镜选自ag、al、ni、ti、w中的任意一种或多种的组合。反射镜的金属均具备高反射率，优选为ag。55.在一些实施例中，所述反射镜的厚度20～200nm之间。56.在一些实施例中，所述提供led像素点，所述led像素点包括通过刻蚀所述led外延层形成的台阶结构之前，包括：57.对所述led外延层进行减薄处理，所述减薄处理包括刻蚀或抛光。58.在一些实施例中，键合层选自金属、光刻胶、聚酰亚胺、聚二甲基硅氧烷中的任意一种。键合层的材质要满足不会被用于去除掩膜的腐蚀液所腐蚀，从而可以防止腐蚀液渗入到反射单元中。59.在一些实施例中，微型发光二极管显示芯片，包括：60.基板；61.led像素点，所述led像素点阵列排布于所述基板上；62.键合层，位于所述基板和所述led像素点之间；63.反射单元，所述反射单元阵列排布于所述led像素点和所述键合层之间，所述反射单元与所述led像素点对应设置，所述键合层覆盖所述反射单元。64.在一些实施例中，有源层具体可以为多量子阱结构，用于限制电子和空穴载流子到量子阱区域，当电子和空穴发生复合后，载流子发生辐射复合后将发射出光子，把电能转化为光能。65.在一些实施例中，所述第一掺杂型半导体层和第二掺杂型半导体层可以包括基于iivi材料诸如znse或zno或iiiv氮化物材料诸如gan、aln、inn、ingan、gap、alingap、algaas及其合金的一个或多个层。66.在一些实施例中，所述led像素点在led外延形成，所述led外延层包括第一掺杂型半导体层、第二掺杂型半导体层和位于两者之间的有源层；所述第一掺杂型半导体层为连续的功能层结构，所述第二掺杂型半导体层上具有阵列排布的多个台面结构，从而在所述led外延层上形成阵列排布的所述led像素点。67.在一些实施例中，还可以对所述第二掺杂型半导体层进行离子注入形成阵列排布的所述led像素点。68.在一些实施例中，所述基板包括驱动电路和与所述驱动电路连接的多个触点，所述触点位于相邻的所述led像素点之间，所述led像素点与对应的所述触点之间电性连接使得所述led像素点能够被对应的所述触点独立驱动。69.在一些实施例中，所述led像素点上具有钝化层以及电极层；所述钝化层位于所述第二掺杂型半导体层上，具有对应所述第二掺杂型半导体层的第一开孔和对应所述触点的第二开孔；所述电极层位于所述钝化层上，通过所述第一开孔和所述第二开孔与所述第二掺杂型半导体层和所述触点电性连接。70.在一些实施例中，所述反射单元在所述基板上的正投影至少覆盖对应所述led像素点的有源层在所述基板上的正投影。71.在一些实施例中，图案化的反射单元形状为圆台形，其俯视图为圆形。72.在一些实施例中，所述反射单元由形成在led外延层上的反射镜通过图案化处理得到，反射镜上形成有用于与位于所述驱动电路上的第二标记对位的第一标记。第一标记的尺寸略大于台阶结构底部直径尺寸，但是不能延伸至连续的第一掺杂型半导体层的开孔处，防止刻蚀时会导致发射层金属被刻蚀。73.在一些实施例中，所述第一标记的厚度小于或等于所述反射镜的厚度。74.在一些实施例中，所述led像素点为微型发光二极管，所述led像素点呈阵列排布。75.在一些实施例中，每个所述led像素点的所述第二掺杂型半导体层彼此电隔离时，相邻所述led像素点之间的有源层电隔离，且相邻所述led像素点之间的所述第一掺杂型半导体层电连接。76.在一些实施例中，所述基板是硅基cmos驱动基板或薄膜场效应管驱动基板。77.在一些实施例中，所述台阶结构的厚度大于或等于所述第二掺杂型半导体层的厚度。78.有益效果：与现有技术相比，本发明的微型发光二极管显示芯片的制备方法，包括：提供基板；提供led外延层，led外延层设置在衬底上；在led外延层上形成反射镜；对反射镜进行图案化处理形成阵列排布的多个反射单元；在基板和/或led外延层上形成键合层，键合层覆盖反射单元，将基板与led外延层进行键合；移除衬底；在led外延层上形成阵列排布的多个led像素点；反射单元位于对应的led像素点和键合层之间。通过对反射镜进行图案化，一方面可以解决问题湿法去除掩膜时由于腐蚀液渗透而造成的反射单元被腐蚀的，由于图案化的反射单元与led可以与led像素点一一对应设置，减少了反射单元与腐蚀液的接触几率，避免了该区域产生鼓包，提高了led像素点的导电性能和粘合度；另一方面在像素隔离制程中避免了反射镜金属溅射对器件漏电的影响。79.本发明的微型发光二极管显示芯片，包括：基板；led像素点，led像素点阵列排布于基板上；键合层，位于基板和led像素点之间；反射单元，反射单元阵列排布于led像素点和键合层之间，反射单元与led像素点对应设置，键合层覆盖反射单元。本发明采用垂直结构，而反射镜的引入使垂直结构的微型发光二极管显示芯片单面出光，使得外量子效率大幅提升，稳定性大幅增强，其次反射镜只位于led像素点的底部，减少了反射镜的长度，降低了湿法去除掩膜过程中腐蚀液接触反射单元的几率，且在后续像素隔离时避免刻蚀到反射单元，不会造成反射单元金属等材料的溅射。附图说明80.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。81.图1示出了根据本技术的一些实施方式的微型发光二极管显示芯片结构的顶视图；82.图2示出了根据本技术的一些实施方式的微型发光二极管显示芯片结构的横截面图；83.图3示出了根据本技术的一些实施方式的反射镜表面标记示意图；84.图4示出了根据本技术的一些实施方式的基板和衬底的横截面示意图；85.图5示出了根据本技术的一些实施方式的键合层和反射镜的结构示意图；86.图6示出了根据本技术的一些实施方式的图案化反射镜结构示意图；87.图7示出了根据本技术的一些实施方式的led外延层键合至基板后所得结构的横截面示意图；88.图8示出了根据本技术的一些实施方式的刻蚀台阶结构后所得结构的横截面示意图；89.图9示出了根据本技术的一些实施方式的刻蚀台阶结构后所得结构的顶视图；90.图10示出了根据本技术的一些实施方式的设置第二开孔后所得结构的横截面示意图；91.图11示出了根据本技术的一些实施方式的设置第二开孔后所得结构的顶视图；92.图12示出了根据本技术的一些实施方式的形成钝化层后所得结构的横截面示意图；93.图13示出了根据本技术的一些实施方式的形成钝化层后所得结构的顶视图；94.图14示出了根据本技术的一些实施方式的反射单元结构示意图；95.附图标记：100-微型发光二极管显示芯片，101-基板，102-键合层，103-第一掺杂型半导体层，104-第二掺杂型半导体层，105-有源层，106-钝化层，107-电极层，108-led像素点，109-触点，110-第一开孔，111-第二开孔，112-衬底，113-导电层，114-反射镜，115-led外延层，116-导电层，117-粘附层，118-第一标记，1141-反射单元，1142-第一表面，1143-第二表面。具体实施方式96.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。97.本发明的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，本发明中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。98.通常，可以至少部分地根据上本发明的用法来理解术语。例如，本发明所使用的术语“一个或多个”至少部分地取决于上本发明，可以用于以单数形式描述任何部件、结构或特征，或者可用于以复数形式描述部件、结构或特征的组合。类似地，诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上本发明理解为传达单数用法或传达复数用法。另外，术语“基于…”可以理解为不一定旨在传达一组排他的因素，而是至少部分地取决于上本发明可以代替地允许存在不一定必须明确描述的附加因素。99.应容易理解，本发明中的“在…上”、“在…之上”和“在…上面”的含义应该以最广义的方式解释，使得“在…上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”，并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义，而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。100.此外，为了便于描述，本发明中可能使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本发明中使用的空间相对描述语可以被同样地相应地解释。101.本发明中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。102.本发明中“上”、“下”位置关系分别与附图2中的上、下方对应，附图2中上方为出光方向，像素点108的上表面为出光面。103.本发明中使用的术语基板是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。104.本发明中使用的“微型”led、“微型”装置是指根据本技术的实施方式的某些装置或结构的描述性尺寸。本发明中使用的术语“微型”装置或结构旨在表示100纳米至100微米的规模。然而，应明白，本发明的实施方式不一定限于此，并且实施方式的某些方面可以适用于更大的以及可能更小的尺寸规模。105.本发明的显示器件使用micro-led(micro light-emitting diode，微型发光二极管)结构，微型发光二极管的尺寸缩小到100纳米至100微米。在micro-led中，micro-led阵列高度集成，阵列中的micro-led的像素点的距离进一步缩小至5微米量级。micro-led的显示方式是将5微米尺寸甚至更小尺寸的micro-led芯片连接到驱动面板上，实现对每个micro-led芯片放光亮度的精确控制。本发明的制造方法，适用于micro-led结构，实现在微小尺寸显示器件的制备。106.在一些实施例中，本发明中使用的术语基板101是指在其上添加后续材料层的材料。基板101本身可以被图案化。添加到基板101顶部的材料可以被图案化或可以保持未图案化。基板101例如可以是但不限于包括cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)背板或tft玻璃基板的显示基板。然后，led外延层115在基板101上形成像素点108。在一些实施例中，功能外延层被部分地图案化/蚀刻，并且允许保留薄的连续功能层和键合层以避免潜在的功能性像素剥离。另外，本技术中的制造方法可以进一步减少功能性像素的侧壁物理损伤，减少作为像素点的发光区域的量子阱结构的损坏，并改善功能性像素的光学和点血性质。107.在一些实施例中，本发明中的led像素点108选自微型发光二极管，led像素点108的结构可以是共阴极的或者共阳极的或者各自独立的。108.在一些实施例中，共阴极结构，是通过连续的阴极电极的连接实现共阴极结构。在一些实施例中，还可以采用共阳极结构或者各自独立的结构，只要能够实现led像素点108正常发光。109.图1示出了一些实施方式的微型发光二极管显示芯片100结构的顶视图，图2示出了图1中沿a-a’的微型发光二极管显示芯片100结构的横截面图。微型发光二极管显示芯片100结构包括基板101和至少两个led像素点108。led像素点108设置在基板101上；还包括反射单元1141，设置在键合层102和led像素点108之间，反射单元1141通过图案化处理得到；还包括钝化层106，形成在像素点108上；以及包括电极层107，形成在钝化层106上，分别与led像素点108和基板101电性连接。110.在一些实施例中，基板101可以包括半导体材料，诸如硅、碳化硅、氮化家、锗、砷化家、磷化锢。在一些实施例中，基板101可以具有在其中形成的驱动电路，并且基板101可以是cmos背板或tft玻璃基板。驱动电路将电信号提供给像素点108以控制亮度。在一些实施例中，驱动电路可以包括有源矩阵驱动电路，其中，每个单独的像素点108都相应于独立的驱动器。在一些实施例中，基板101上设置有于驱动电路连接的触点109，触点109暴露在相邻的两个反射镜114之间，每个像素点108都被不同的驱动电路独立驱动，每个像素点108可独立工作。在一些实施例中，驱动电路为ic驱动电路。111.参见图2，像素点108包括通过刻蚀led外延层115形成的台面结构；台面结构包括第一掺杂型半导体层103和第二掺杂型半导体层104；键合层102形成在基板101上，第一掺杂型半导体层103形成在键合层102上，第二掺杂型半导体层104形成在第一掺杂型半导体层103上。在一些实施例中，第一掺杂型半导体层103为连续的功能层结构，将第二掺杂型半导体层104进行图案化，或者对第二掺杂型半导体层104进行刻蚀形成台面结构，或者对第二掺杂型半导体层104进行离子注入，形成led像素点108。在一些实施例中，每个led像素点108的第一掺杂型半导体层103和第二掺杂型半导体层104之间形成有源层105。在一些实施例中，有源层105为多量子阱层(mqw)，电子和空穴在量子阱区域复合产生光子，实现发光。112.参见图2，通过mesa刻蚀使得led外延层115形成台面结构，台面结构的厚度大于第二掺杂型半导体层104的厚度；在一些实施例中，台面结构的厚度也可以等于第二掺杂型半导体层104的厚度，即在刻蚀过程中不暴露第一掺杂型半导体层103的顶面；在一些实施例中，台面结构的横截面为梯形，梯形的倾斜角度可以通过刻蚀工艺限定，使得每个led像素点108为梯形结构并组成梯形像素点阵列，梯形侧壁有助于提高像素点的发光效率，这主要是因为梯形的侧壁能够反射光线并将其重新反射回光提取侧壁。在一些实施例中，台面结构的横截面可以为矩形，使得led像素点108为垂直侧边的结构。113.在一些实施例中，第一掺杂型半导体层103为连续的功能层结构，第一掺杂型半导体层103跨多个led像素点108延伸并形成这些led像素点108的公共阳极，将第二掺杂型半导体层104部分进行图案化或者对第二掺杂型半导体层104进行刻蚀形成台面结构，不同led像素点108的第二掺杂型半导体层104之间电隔离，因而每个led像素点108都可以具有与其他单元不同的电压水平的阴极。在一些实施例中，跨led像素点108延伸的第一掺杂型半导体层103可以相对的薄，通过在各个led像素点108上的具有连续的第一掺杂型半导体层103，基板101与多个led像素点108之间的键合区域不仅限于第二掺杂型半导体层104下方的区域，还延伸至各个led像素点108之间的区域，因此通过设置连续的第一掺杂型半导体层103，使键合层102的面积增大。因此增强了基板101与多个led像素点108之间的键合强度，并且可以降低微型发光二极管显示芯片100结构剥离的风险。114.在一些实施例中，第一掺杂型半导体层103和第二掺杂型半导体层104可以包括基于iivi材料(诸如znse或zno)或iiiv氮化物材料(诸如gan、aln、inn、ingan、gap、alingap、algaas及其合金)的一个或多个层。在一些实施例中，第一掺杂型半导体层103为p型氮化镓，第二掺杂型半导体层104为n型氮化镓。115.键合层102是形成在基板101或led外延层115上以键合基板101和led像素点108的粘合材料层。在一些实施例中，键合层102可以包括导电材料，诸如金属或金属合金。在一些实施例中，键合层102可以包括au、sn、in、cu或ti。在一些实施例中，键合层102可以包括非导电材料，诸如聚酰亚胺(pi)、聚二甲基硅氧烷(pdms)。在一些实施例中，键合层102可以包括光刻胶，诸如su-8光刻胶。116.参见图2，在第二掺杂型半导体层104和第一掺杂型半导体层103的一部分上设置钝化层106。钝化层106用于保护和隔离led像素点108。在一些实施例中，钝化层106可以包括sio2、a12o3、sin或其它合适的材料。在一些实施例中，钝化层106包含聚酰亚胺、su-8光刻胶或其他可光图案化的聚合物。117.参见图2，在暴露第二掺杂型半导体层104的钝化层106上形成第一开孔110，并且在暴露触点109的钝化层106上形成第二开孔111，在第一开孔110和第二开孔111上形成电极层107，电极层107与第二掺杂型半导体层104和触点109电连接。在一些实施例中，第一开孔110位于每个led像素点108的中心处，并且第二开孔111位于相邻像素点108的间隙处。在一些实施例中，电极层107可以是导电材料，诸如铟锡氧化物(ito)、cr、ti、pt、au、a1、cu、ge或ni。118.在一些实施例中，微型发光二极管显示芯片100采用垂直结构，相比较水平结构，垂直结构凭借其p、n电极分列两侧，电流垂直导通、衬底导电的特性，可以完美解决水平结构存在的导热性差、电流拥挤效应以及电极吸光效应，进而能够承受大电流超驱动。对于微型发光二极管显示芯片100而言，提高亮度的关键在于第一掺杂型半导体层103的欧姆接触，这是因为第一掺杂型半导体层103既要作为欧姆接触电极，又要作为光学反射镜，因此需要在第一掺杂型半导体层103上设置反射单元1141。119.参见图14，反射单元1141位于led像素点108和键合层102之间，用于提高对光的反射效果。反射单元1141包括第一表面1142和第二表面1143，第一表面1142与第一掺杂型半导体层103接触，第二表面1143与键合层102接触。在一些实施例中，反射单元1141完全被键合层102包覆，并且与每个led像素点108一一对应设置。在一些实施例中，反射单元1141可以采用ag、al、ni、ti、w中的任意一种或多种的组合，其中，ag在可见光波段具有最高的发射率。在一些实施例中，为了提高ag的黏附性，可以利用ti/ag、ag/al/ni等多金属组合电极，以同时获得地接触电阻和高反射率。在一些实施例中，为了提高ag镜粘附性，可在ag镜与第一掺杂型半导体层103之间加一层金属导电薄膜及ni金属，在保护第一掺杂型半导体层103的基础上增加了导电膜与niag层的粘附性。在一些实施例中，反射单元1141的厚度需要控制在20～200nm。在一些实施例中，当采用多金属组合电极时，ag层的厚度20～100nm，ni层的厚度为5～20nm。在一些实施例中，反射单元1141是间隔设置的，反射单元1141在基板101上的正投影至少覆盖对应led像素点108的有源层105在基板101上的正投影，这样可以保证至少由有源层105发出的光可以被反射单元1141反射，反射单元1141需要满足一定的尺寸要求，该尺寸既要保证实现对led像素点发光区的光线反射，也要保证反射单元1141彼此之间间隔一定的距离。在一些实施例中，图案化处理的方式为光刻。120.参见图3，在反射镜114上形成第一标记118，第一标记118可以通过光刻工艺及刻蚀工艺形成，第一标记118的形状采用正方形和长方形图标，第一标记118用于后续图案化的反射镜114与基板101的ic驱动电路的位置对准。在一些实施例中，第一标记118的厚度小于或等于反射镜114的厚度，第一标记118的深度可以是深入到led外延层115的表面。121.在一些实施例中，第一标记118与位于基板101的ic驱动电路上的第二标记对应。在一些实施例中，还可以通过其他的键合方式，只要满足反射单元1141与驱动电路的位置对准即可。122.图4至图13示出了微型发光二极管显示芯片100结构制备过程中不同阶段的横截面图。123.参见图4，提供基板101，在基板101中形成驱动电路，并且驱动电路与触点109连接；再提供衬底112，在衬底112上形成led外延层115，并且该led外延层115上包括第一掺杂型半导体层103、第二掺杂型半导体层104和有源层105。124.在一些实施例中，基板101是硅基cmos背板或薄膜场效应管。硅基cmos以硅为材料的芯片，在一些实施例中，衬底112是半导体材料，如硅、氮化镓等，或者衬底112是非导电材料，如蓝宝石或玻璃。在一些实施例中，第一掺杂型半导体层103为p型氮化镓，第二掺杂型半导体层104为n型氮化镓。125.在一些实施例中，在衬底112上形成led外延层115采用mocvd技术完成整个外延过程，mocvd技术是在低压的密闭腔室内，利用n2和h2的混合载气将有机源运到反应室，通过射频加热石墨盘上的衬底，使得有机源在衬底表面进行一些列化学反应，从而进行对应的外延生长。126.参见图5，在基板101上形成粘附层117，在衬底112的led外延层115上形成反射镜114，并在反射镜114上形成标记，标记的位置需要与驱动电路的ic驱动电路对应。127.在一些实施例中，粘附层117可以包括导电材料，诸如金属或金属合金。在一些实施例中，粘附层117可以包括au、sn、in、cu或ti。在一些实施例中，粘附层117可以包括非导电材料，诸如聚酰亚胺(pi)、聚二甲基硅氧烷(pdms)。在一些实施例中，粘附层117可以包括光刻胶，诸如su-8光刻胶。在一些实施例中，反射镜114通过电子束蒸镀或溅射的方式形成。在一些实施例中，反射镜114采用ag、al、ni、ti、w中的任意一种或多种的组合。在一些实施例中，形成第一标记118的工艺包括刻蚀或蒸镀。在一些实施例中，通过光刻在反射镜上形成光刻胶层；通过干法刻蚀去除光刻胶层，形成第一标记118。在一些实施例中，第一标记118的形状为方形或长方形，第一标记118的厚度小于或等于反射镜114的厚度，第一标记118的深度可以是深入到led外延层115的表面。128.参见图6，根据第一标记118的位置对反射镜114进行图案化处理，得到反射单元1141，反射单元1141为高反射率层结构，然后在反射单元1141上沉积导电层116。129.在一些实施例中，图案化处理采用光刻，具体工艺包括：先利用光刻工艺在图反射镜114上形成图案化的光刻胶层，然后通过干法刻蚀将反射镜114图案化，接着去除光刻胶层，得到图案化的反射单元1141。在一些实施例中，沉积的方式包括蒸镀或溅射。在一些实施例中，导电层116采用au、sn、in、cu或ti。在一些实施例中，130.参见图7，将衬底112的led外延层115翻转，通过导电层116与粘附层117键合至基板101上，导电层116与粘附层117之后形成为一层，即键合层102，键合层102完全覆盖反射单元1141，最后从led外延层115将衬底112移除。131.在一些实施例中，根据ic驱动电路上第二比较的位置与反射镜114的第一标记118，将反射单元1141与驱动电路对准键和。在一些实施例中，键合层102可以包括一个或多个层结构，完成键合后，键合层102和反射单元1141可以被统称为一层，反射单元1141被完全包覆在键合层102中。在一些实施例中，衬底112移除方法包括但不限于激光剥离、干法刻蚀、湿法刻蚀、机械抛光等。132.对翻转后的led外延层115进行减薄操作，减薄操作包括干法刻蚀、湿法刻蚀或者机械抛光。133.参见图8和图9，按照图形化掩膜设计mesa图形，执行刻蚀操作去除第二掺杂型半导体层104的一部分以暴露出第一掺杂型半导体层103，形成功能化的台阶结构，台阶结构可以作为led像素点108；led像素点108呈阵列分布(如图9中的4×4阵列)。134.在一些实施例中，通过光刻在第二掺杂型半导体层104上形成阵列排布的掩膜，掩膜可以是光刻胶等；然后对第二掺杂型半导体层104上的未被掩膜覆盖的区域进行刻蚀，从而并露出有源层105；最后通过腐蚀液去除掩膜，形成台面结构。由于对反射单元1141进行了图案化处理，且在键合层102特定材质的限制下，大幅降低了腐蚀液渗透至反射单元1141表面的可能性，减少了对反射单元1141的损坏。135.在一些实施例中，刻蚀操作的刻蚀深度以第一掺杂型半导体层103可以达到的预定义厚度为准，第一掺杂型半导体层103保留在基板101上；保留的第一掺杂型半导体层103在水平方向上连续，在制备成形后，每个像素点108中的第二掺杂型半导体层104可以被电隔离，并且相邻的led像素点108之间的第一掺杂型半导体层103可以被电连接。在一些实施例中，台面结构大于或等于第二掺杂型半导体层的厚度。在一些实施例中，刻蚀操作包括干法刻蚀或湿法刻蚀。136.参见图10和图11，可以执行刻蚀操作，以去除led像素点108之间的部分第一掺杂型半导体层103，暴露出触点109。由于反射单元1141是对应led像素点108设置的，因此触点109上方式不存在反射单元1141，即在暴露触点109的过程中也不会对反射单元造成影响。在一些实施例中，刻蚀操作包括干法刻蚀或湿法刻蚀。137.参见图12和图13，在led像素点108上形成钝化层106，钝化层106可以对led像素点108进行保护。在一些实施例中，钝化层106通过化学气相沉积的方式形成。在一些实施例中，在钝化层106上形成第二开孔111，第二开孔111暴露出触点109。在一些实施例中，在钝化层106上形成第一开孔110，第一开孔110暴露出第二掺杂型半导体层104。在一些实施例中，第一开孔110和第二开孔111可以通过光刻过程形成，通过光敏材料(如聚酰亚胺、su-8光刻胶或其它可以光图案化的聚合物)形成所提供的钝化层106。138.参见图2，在第一开孔110、第二开孔111、暴露的第二掺杂型半导体层104以及暴露的部分第一掺杂型半导体层103上形成电极层107，电极层107将第二掺杂型半导体层104与触点109连接，驱动电路可以通过触点109来控制第二掺杂型半导体层104的电压和电流。触点109位于相邻的led像素点108之间，led像素点108与触点109电性连接使每一个led像素点108被单独驱动。139.在一些实施例中，通过对反射镜114图案化，在提升微型发光二极管显示芯片出光效率的同时解决了后续刻蚀时反射镜114对器件的影响；图案化后形成的反射单元1141只位于对应的led像素点108底部，一方面可以大幅降低湿法掩膜去除时腐蚀液对反射镜114的腐蚀几率，另一方面在像素隔离制程中也避免了反射镜114溅射对器件漏电的影响。140.以上对本发明进行了详细介绍，本发明中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!