存储器装置接口和方法与流程

信息存储应用技术存储器装置接口和方法1.优先权和相关申请2.本技术要求基斯(keeth)的标题为存储器装置接口和方法(memory device interface and nethod)的第62/954954号美国临时专利申请的优先权，所述美国临时专利申请在2019年12月30日提交并特此以全文引用的方式并入本文中。技术领域3.本描述大体上涉及存储器模块；且更具体地说，涉及提供各种层级的错误校正的模块化模块。背景技术：4.存储器装置是为主机系统(例如，计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可为易失性或非易失性的。易失性存储器需要功率来维护数据，并且包含例如随机存取存储器(ram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)或同步动态随机存取存储器(sdram)之类的装置。非易失性存储器可在未供电时保留所存储的数据，且包含例如快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)、电阻可变存储器等装置，所述电阻可变存储器例如为相变随机存取存储器(pcram)、电阻随机存取存储器(rram)或磁阻随机存取存储器(mram)等。5.主机系统通常包含主机处理器、支持主机处理器的第一数量的主存储器(例如，通常为易失性存储器，例如dram)，以及一或多个存储系统(例如，通常为非易失性存储器，例如快闪存储器)，所述一或多个存储系统作为主存储器的补充或与主存储器分开而提供用于保留数据的额外存储装置。6.例如固态驱动器(ssd)的存储系统可包含存储器控制器和一或多个存储器装置，包含数个裸片或逻辑单元(lun)。在某些实例中，每一裸片可包含数个存储器阵列和其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可包含接口电路系统，其被配置成通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)通信。存储器控制器可与存储器操作或指令相关联地从主机系统接收命令或操作，例如在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据或地址数据等)的读取或写入操作，从存储器装置擦除数据的擦除操作，执行驱动器管理操作(例如，数据迁移、垃圾收集、块注销)等。7.存储器模块的应用各不相同。错误校正是一种对应用可能重要或不重要的能力，但通常可能需要非常不同的模块，这取决于在存储器模块内实施错误校正的需要以及存储器模块提供错误校正的程度。关于错误校正的每种变化通常可能需要完全不同的存储器模块架构。附图说明8.在不一定按比例绘制的图式中，相似编号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所讨论的各种实施例。9.图1a和1b大体说明实例电子系统。10.图2大体说明实例存储器系统。11.图3大体说明实例存储器系统的缓冲器裸片的框图。12.图4大体说明存储器装置的实例。13.图5a到5d说明实例存储器装置。14.图6说明存储器装置的实例。15.图7说明存储器装置的实例。16.图8a和8b大体说明存储器装置的实例。17.图9大体说明根据本公开中的实例中的任一个的可包含在dram裸片堆叠中的四个dram裸片的实例堆叠的框图。18.图10大体说明实例存储器模块的模块化基本架构的实例，所述模块化基本架构可扩展以提供三种不同层级的错误校正。19.图11大体说明基本架构的用于提供提供错误校正码(ecc)信息或功能性的实例存储器模块的扩展。20.图12大体说明基本架构的用于提供提供完整ecc/sddc能力的实例存储器模块的另一扩展。21.图13a和13b大体说明图10的实例存储器模块的实例物理配置。22.图14a和14b大体说明图11的实例存储器模块的实例物理配置。23.图15a和15b大体说明图11的实例存储器模块的实例物理配置。24.图16说明可包含如上文所描述的一或多个存储器装置和/或系统的实例机器(例如，主机系统)的框图。具体实施方式25.以下描述和图式充分说明特定实施例，使得所属领域的技术人员能够实践所述特定实施例。其它实施例可并入有结构性、逻辑、电性、过程以及其它变化。一些实施例的部分和特征可包含在其它实施例的那些部分和特征中，或代替那些部分和特征。权利要求书中阐述的实施例涵盖那些权利要求的所有可用等效物。26.下文描述并入有基本存储器模块配置的实例存储器模块架构。在下文描述的实例中，可通过组合基本架构与额外存储器装置来提供更复杂的错误校正功能性。举例来说，对于不使用存储器错误校正或不需要存储器模块的存储器空间来实现错误校正功能性的系统，可考虑仅基于基本架构的存储器模块。在一些实例中，一或多个额外存储器装置可与基本架构堆叠以为与错误校正码(ecc)功能性相关联的信息提供存储空间。在其它实例中，可进一步堆叠第二一或多个额外存储器装置以提供与单装置数据校正(sddc)(因特尔(intel)商标)功能性相关联的信息的存储空间。27.图1a展示具有耦合到衬底102的处理器106的电子系统100。在一些实例中，衬底102可为系统主板，或在其它实例中，衬底102可耦合到另一衬底，例如主板。电子系统100还包含第一存储器装置120a和第二存储器装置120b。存储器装置120a、120b还展示为由邻近于处理器106的衬底102支撑，但在实例配置中描绘为耦合到辅助衬底124。在其它实例中，存储器装置120a、120b可直接耦合到与处理器106相同的衬底102。28.存储器装置120a、120b各自包含耦合到辅助衬底124的缓冲器组合件，在此呈缓冲器裸片128的实例形式。存储器装置120a、120b可为个别裸片，或在一些情况下可各自包含存储器装置122的相应堆叠。出于本描述的目的，将在堆叠存储器装置的实例配置中描述存储器装置120a、120b。另外，将在装置为动态随机存取存储器(dram)裸片122a、122b的一个实例配置中描述存储器装置120a、120b，所述存储器装置各自耦合到辅助衬底124。可使用其它类型的存储器装置来代替dram，所述存储器装置包含例如feram、相变存储器(pcm)、3d xpointtm存储器、nand存储器或nor存储器或其组合。在一些情况下，单个存储器装置可包含使用第一存储器技术(例如，dram)的第一存储器裸片和使用不同于第一存储器技术的第二存储器技术(例如，sram、feram等)的第二存储器裸片。29.dram裸片122的堆叠在图1中以框图形式展示。在图1a的实例中，展示耦合到dram裸片122的堆叠的数个线接合件126。额外电路系统(图中未示)包含于衬底124上或衬底124内。额外电路系统完成dram裸片122的堆叠之间经由线接合件126到缓冲器裸片120的连接。所选择的实例可包含硅通孔(tsv)而不是线接合件126，如将在后续图式中更详细地描述。30.衬底布线104展示为将存储器装置120a耦合到处理器106。在图1b的实例中，展示额外存储器装置120b。尽管针对所描绘的实例展示了两个存储器装置120a、120b，但可使用单个存储器结构，或可使用大于二的存储器装置数目。如本公开中所描述的存储器装置的实例增加了存储器附近的容量，并且提高了速度且降低了制造成本。31.图1b展示具有耦合到衬底152的处理器156的电子系统150。系统150还包含第一存储器装置160a和第二存储器装置160b。与图1a相比，在图1b中，第一存储器装置160a和第二存储器装置160b直接连接到与处理器156相同的衬底102，而无任何中间衬底或中介层。此配置可提供优于图1a的实例的额外速度且减少组件。类似于图1a的实例，展示邻近于dram裸片162的堆叠的缓冲器组合件或缓冲器裸片168。线接合件166展示为实例互连结构，然而，可使用例如tsv等其它互连结构。32.图2展示类似于来自图1b的存储器装置118a或118b的存储器系统200。存储器装置200包含耦合到衬底204的缓冲器裸片202。存储器装置200还包含耦合到衬底204的dram裸片210的堆叠。在图2的实例中，dram裸片210的堆叠中的个别裸片从一或多个竖直邻近的裸片侧向偏移，具体地说，在所描绘的实例中，每一裸片从两个竖直邻近的裸片侧向偏移。作为实例，裸片可以至少一个阶梯配置交错。图2的实例展示dram裸片210的阶梯式堆叠中的两个不同交错方向。在所说明的双阶梯配置中，每一裸片的暴露表面部分212用于数个线接合互连件。33.从dram裸片210的堆叠中的裸片到衬底204展示多个线接合互连件214、216。衬底204上或衬底204内的额外导体(图中未示)进一步将线接合互连件214、216耦合到缓冲器裸片202。缓冲器裸片202展示为使用例如焊球阵列等一或多个焊料互连件203耦合到衬底204。数个衬底焊料互连件206进一步展示于衬底204的底侧上，以进一步将信号和数据从缓冲器裸片传输到衬底102中，且最终传输到处理器106，如图1b中所展示。34.图3展示类似于来自图2的缓冲器裸片202的缓冲器裸片300的框图。展示主机装置接口312和dram接口314。缓冲器裸片300的额外电路系统组件可包含控制器和开关逻辑316；可靠性、可用性和可服务性(ras)逻辑317；以及内置式自测试(bist)逻辑318。从缓冲器裸片300到dram裸片的堆叠的通信由箭头320指示。从缓冲器裸片300到主机装置的通信由箭头322和324指示。在图3中，箭头322表示来自命令/地址(ca)引脚的通信，且箭头324表示来自数据(dq)引脚322的通信。仅作为实例提供ca引脚和dq引脚的实例数目，因为主机装置接口可具有大体上更多或更少的ca和dq引脚中的任一者或两者。所需的任一类型的引脚的数目可取决于接口信道的宽度、额外位(例如，ecc位)的预配以及许多其它变量而变化。在许多实例中，主机装置接口将为行业标准存储器接口(由标准制定组织明确定义，或行业采用的事实上的标准)。35.在一个实例中，所有ca引脚324充当单个信道，且所有数据引脚322充当单个信道。在一个实例中，所有ca引脚为所有数据引脚322提供服务。在另一实例中，ca引脚324被细分成多个子信道。在另一实例中，数据引脚322被细分成多个子信道。一个配置可包含ca引脚324的一部分为数据引脚322的一部分提供服务。在一个特定实例中，作为ca引脚和数据(dq)引脚的子组合，8个ca引脚为9个数据(dq)引脚提供服务。例如8个ca引脚/9个数据引脚实例等多个子组合可包含于一个存储器装置中。36.在计算装置中，使用例如双列直插式存储器(dimm)插座之类的插座将dram存储器耦合到例如主板之类的衬底是很常见的。然而，dimm装置上的dram芯片和插座连接的物理布局占据大量空间。希望减少dram存储器的空间量。另外，与使用焊料连接直接连接到主板相比，通过插座接口进行通信较慢且不太可靠。插座接口的额外组件会增加计算装置的成本。37.使用本公开中的存储器装置的实例，针对给定dram存储器容量减小存储器装置的物理大小。速度由于直接连接到衬底而得以提高，且成本通过消除插座组件而降低。38.在操作中，来自主机装置的可能数据速度可高于到dram裸片的互连组件(例如，迹线、tsv、线接合件等)可处理的速度。添加缓冲器裸片300(或其它形式的缓冲器组合件)允许缓冲来自主机装置的快速数据交互。在图3的实例中，主机接口312被配置成在第一数据速度下操作。在一个实例中，第一数据速度可与主机装置能够递送的速度匹配。39.在一个实例中，dram接口314被配置成在比第一数据速度慢的第二数据速度下操作。在一个实例中，dram接口314被配置成比主机接口312更慢且更宽。在操作中，缓冲器裸片可将主机接口312侧上的高速数据交互转换为dram接口314侧上的较慢、较宽的数据交互。另外，如下文进一步描述，为了维持至少接近主机接口的数据吞吐量，在一些实例中，缓冲器组合件可重新分配主机接口到与相应dram接口相关联的多个子信道的连接。较慢且较宽的dram接口314可被配置成与较窄、较高速度的主机接口312的容量基本上匹配。以此方式，到dram裸片的更有限互连组件(例如迹线、tsv、线接合件等)能够处理从较快主机装置供应的交互的容量。虽然展示了到缓冲器裸片300的一个实例主机接口(具有ca引脚和dq引脚两者)，但缓冲器裸片300可包含用于分开的数据路径的多个主机接口，所述数据路径各自通过缓冲器裸片300以类似方式映射到多个dram接口。40.在一个实例中，主机装置接口312包含第一数目个数据路径，且dram接口314包含第二数目个数据路径，所述第二数目大于数据路径的第一数目。在一个实例中，缓冲器裸片300中的电路系统将数据和命令从第一数目个数据路径映射到第二数目个数据路径。在此类配置中，第二数目个数据路径提供较慢且较宽的接口，如上文所描述。41.在一个实例中，主机装置接口312的命令/地址引脚324包含第一数目个命令/地址路径，且在缓冲器裸片300的对应dram接口314侧上，dram接口314包含第二数目个命令/地址路径，所述第二数目大于命令/地址路径的第一数目。在一个实例中，命令/地址路径的第二数目为命令/地址路径的第一数目的两倍。在一个实例中，命令/地址路径的第二数目为命令/地址路径的第一数目的两倍以上。在一个实例中，命令/地址路径的第二数目为命令/地址路径的第一数目的四倍。在一个实例中，命令/地址路径的第二数目为命令/地址路径的第一数目的八倍。42.在一个实例中，缓冲器裸片300的dram接口314侧上的给定命令/地址路径仅与单个dram裸片通信。在一个实例中，缓冲器裸片300的dram接口314侧上的给定命令/地址路径与多个dram裸片通信。在一个实例中，缓冲器裸片300的dram接口314侧上的给定命令/地址路径与4个dram裸片通信。在一个实例中，缓冲器裸片300的dram接口314侧上的给定命令/地址路径与16个dram裸片通信。43.在一个实例中，主机装置接口312的数据引脚322包含第一数目个数据路径，且在缓冲器裸片300的对应dram接口314侧上，dram接口314包含第二数目个数据路径，所述第二数目大于数据路径的第一数目。在一个实例中，数据路径的第二数目为数据路径的第一数目的两倍。在一个实例中，数据路径的第二数目为数据路径的第一数目的两倍以上。在一个实例中，数据路径的第二数目为数据路径的第一数目的四倍。在一个实例中，数据路径的第二数目为数据路径的第一数目的八倍。44.在一个实例中，缓冲器裸片300的dram接口314侧上的数据路径仅与单个dram裸片通信。在一个实例中，缓冲器裸片300的dram接口314侧上的给定数据路径与多个dram裸片通信。在一个实例中，缓冲器裸片300的dram接口314侧上的给定数据路径与4个dram裸片通信。在一个实例中，缓冲器裸片300的dram接口314侧上的给定数据路径与16个dram裸片通信。45.在一个实例中，主机接口312包含命令/地址引脚324和数据引脚322的不同速度。在一个实例中，主机接口的数据引脚322被配置成在6.4gb/s下操作。在一个实例中，主机接口的命令/地址引脚324被配置成在3.2gb/s下操作。46.在一个实例中，缓冲器裸片300的dram接口314减缓且加宽来自缓冲器裸片300的主机接口312侧的通信。在一个实例中，在来自主机接口312的给定命令/地址路径映射到dram接口314上的两个命令/地址路径的情况下，主机接口处的速度为3.2gb/s，且dram接口314处的速度为1.6gb/s。47.在一个实例中，在来自主机接口312的给定数据路径映射到dram接口314上的两个数据路径的情况下，主机接口处的速度为6.4gb/s，且dram接口314处的速度为3.2gb/s，其中每一数据路径与dram裸片堆叠中的单个dram裸片通信。在一个实例中，在来自主机接口312的给定数据路径映射到dram接口314上的四个数据路径的情况下，主机接口处的速度为6.4gb/s，且dram接口314处的速度为1.6gb/s，其中每一数据路径与dram裸片堆叠中的四个dram裸片通信。在一个实例中，在来自主机接口312的给定数据路径映射到dram接口314上的八个数据路径的情况下，主机接口处的速度为6.4gb/s，且dram接口314处的速度为0.8gb/s，其中每一数据路径与dram裸片堆叠中的16个dram裸片通信。48.在一个实例中，脉冲振幅调制(pam)协议用于在缓冲器裸片300的dram接口314侧上通信。在一个实例中，pam协议包含pam-4，但其它pam协议在本发明的范围内。在一个实例中，pam协议增加了数据带宽。在一个实例中，在来自主机接口312的给定数据路径映射到dram接口314上的四个数据路径的情况下，使用pam协议，主机接口处的速度为6.4gb/s，且dram接口314处的速度为0.8gb/s，其中每一数据路径与dram裸片堆叠中的四个dram裸片通信。在一个实例中，在来自主机接口312的给定数据路径映射到dram接口314上的八个数据路径的情况下，使用pam协议，主机接口处的速度为6.4gb/s，且dram接口314处的速度为0.4gb/s，其中每一数据路径与dram裸片堆叠中的16个dram裸片通信。49.在缓冲器裸片300与实例16个dram裸片之间通信所需的引脚数目取决于缓冲器裸片300的dram接口314侧上的命令/地址路径的数目以及耦合到每一数据路径的dram裸片的数目而变化。下表展示引脚计数和对应命令/地址路径配置的数个非限制性实例。[0050][0051]在缓冲器裸片300与实例16个dram裸片之间通信所需的引脚数目取决于缓冲器裸片300的dram接口314侧上的数据路径的数目以及耦合到每一数据路径的dram裸片的数目而变化。下表展示引脚计数和对应数据路径配置的数个非限制性实例。[0052][0053]如以下选定实例中所说明，上表中的引脚的数目可以许多不同方式耦合到dram裸片堆叠中的dram裸片。在一个实例中，线接合件用于从引脚耦合到数个dram裸片。在一个实例中，tsv用于从引脚耦合到数个dram裸片。尽管线接合件和tsv用作实例，但除线接合件和tsv之外的其它通信路径也在本发明的范围内。[0054]图4展示存储器装置400的另一实例。存储器装置400包含耦合到衬底404的缓冲器裸片402。存储器装置400还包含耦合到衬底404的dram裸片410的堆叠。在图4的实例中，dram裸片410的堆叠以至少一个阶梯配置交错。图4的实例展示dram裸片410的阶梯式堆叠中的两个不同交错方向。类似于图2的配置，在所说明的阶梯配置中，暴露表面部分412用于数个线接合互连件。[0055]从dram裸片410的堆叠中的裸片到衬底404展示多个线接合互连件414、416。衬底404上或衬底404内的额外导体(图中未示)进一步将线接合互连件414、416耦合到缓冲器裸片402。缓冲器裸片402展示为使用例如焊球阵列等一或多个焊料互连件耦合到衬底404。数个衬底焊料互连件406进一步展示于衬底404的底侧上，以进一步将信号和数据从缓冲器裸片传输到主板中，且最终传输到主机装置。[0056]在图4的实例中，多个线接合互连件414、416在多个堆叠dram裸片上串联连接。在选定实例中，单个线接合件可驱动多于一个dram裸片中的负载。在此类实例中，线接合互连件可串联连接，如图4中所展示。在一个实例中，单个线接合件可串联连接到四个dram裸片。在一个实例中，单个线接合件可串联连接到八个dram裸片。在一个实例中，单个线接合件可串联连接到十六个dram裸片。其它数目个串联连接的dram裸片也在本发明的范围内。另外，可使dram接口ca连接到第一数目个dram裸片，而可使dram接口对应地dq连接到不同于第一数目的第二数目个dram裸片。[0057]图5a展示存储器装置500的另一实例。存储器装置500包含耦合到衬底504的缓冲器裸片502。存储器装置500还包含耦合到衬底504的dram裸片510的堆叠。在图5a的实例中，dram裸片510的堆叠以至少一个阶梯配置交错。图5的实例展示dram裸片510的阶梯式堆叠中的两个不同交错方向。在所说明的阶梯配置中，暴露表面部分512用于数个线接合互连件。[0058]从dram裸片410的堆叠中的裸片到衬底404展示多个线接合互连件514、516。衬底504上或衬底504内的额外导体(图中未示)进一步将线接合互连件514、451616耦合到缓冲器裸片502。缓冲器裸片502展示为使用例如焊球阵列等一或多个焊料互连件耦合到衬底504。数个衬底焊料互连件506进一步展示于衬底504的底侧上，以进一步将信号和数据从缓冲器裸片传输到主板中，且最终传输到主机装置。[0059]在图5a的实例中，缓冲器裸片502至少部分地位于dram裸片510的堆叠下方。在一个实例中，包封物503至少部分地包围缓冲器裸片502。图5a的实例进一步减少了存储器装置500的占用面积。此外，减少dram裸片510的堆叠与缓冲器裸片502之间的互连距离。[0060]图5b展示存储器装置520的另一实例。存储器装置520包含耦合到衬底524的缓冲器裸片522。存储器装置520还包含耦合到衬底524的dram裸片530的堆叠。从dram裸片530的堆叠中的裸片到衬底524展示多个线接合互连件534、536。在图5b的实例中，多个线接合互连件534、536在多个堆叠dram裸片上串联连接。在一个实例中，单个线接合件可串联连接到四个dram裸片。在一个实例中，单个线接合件可串联连接到八个dram裸片。在一个实例中，单个线接合件可串联连接到十六个dram裸片。其它数目个串联连接的dram裸片也在本发明的范围内。[0061]图5c展示类似于存储器装置500和520的存储器装置540的俯视图。在图5c的实例中，缓冲器裸片542展示为耦合到衬底544，且完全位于dram裸片550的堆叠下方。图5d展示类似于存储器装置500和520的存储器装置560的俯视图。在图5d中，缓冲器裸片562耦合到衬底564，且部分地位于dram裸片570的第一堆叠和dram裸片572的第二堆叠的一部分下方。在一个实例中，dram裸片的较短堆叠提供较短互连路径和较高制造良率。在选定实例中，出于这些原因，可能需要使用dram裸片的多个较短堆叠。dram裸片的多个较短堆叠的一个折衷为存储器装置560的较大占用面积。[0062]图6展示存储器装置600的另一实例。存储器装置600包含耦合到衬底604的缓冲器裸片602。存储器装置600还包含耦合到衬底604的dram裸片610的堆叠。在图6的实例中，dram裸片610的堆叠以至少一个阶梯配置交错。图6的实例展示在dram裸片610的阶梯式堆叠中的两个不同交错方向上的四个交错。图6中的dram裸片610的堆叠包含16个dram裸片，但本发明不限于此。类似于图6中所展示的其它阶梯配置，暴露表面部分612用于数个线接合互连件。[0063]从dram裸片610的堆叠中的裸片到衬底604展示多个线接合互连件614、616。衬底604上或衬底604内的额外导体(图中未示)进一步将线接合互连件614、616耦合到缓冲器裸片602。缓冲器裸片602展示为使用例如焊球阵列等一或多个焊料互连件耦合到衬底604。数个衬底焊料互连件606进一步展示于衬底604的底侧上，以进一步将信号和数据从缓冲器裸片传输到主板中，且最终传输到主机装置。[0064]图7展示存储器装置700的另一实例。存储器装置700包含耦合到衬底704的缓冲器裸片702。存储器装置700还包含耦合到衬底704的dram裸片710的堆叠。在图7的实例中，dram裸片710的堆叠以至少一个阶梯配置交错。图7的实例展示在dram裸片710的阶梯式堆叠中的两个不同交错方向上的四个交错。图7中的dram裸片710的堆叠包含16个dram裸片，但本发明不限于此。类似于图7中所展示的其它阶梯配置，暴露表面部分712用于数个线接合互连件。[0065]从dram裸片710的堆叠中的裸片到衬底704展示多个线接合互连件714、716。衬底704上或衬底704内的额外导体(图中未示)进一步将线接合互连件714、716耦合到缓冲器裸片702。缓冲器裸片702展示为使用例如焊球阵列等一或多个焊料互连件耦合到衬底704。数个衬底焊料互连件706进一步展示于衬底704的底侧上，以进一步将信号和数据从缓冲器裸片传输到主板中，且最终传输到主机装置。[0066]在图7的实例中，缓冲器裸片702至少部分地位于dram裸片710的堆叠下方。在一个实例中，包封物703至少部分地包围缓冲器裸片702。图7的实例进一步减少了存储器装置700的占用面积。另外，dram裸片710的堆叠与缓冲器裸片702之间的互连距离减少。[0067]图8a展示存储器装置800的另一实例。存储器装置800包含耦合到衬底804的缓冲器裸片802。存储器装置800还包含耦合到衬底804的dram裸片810的堆叠。在图8a的实例中，dram裸片810的堆叠竖直对准。图8a中的dram裸片810的堆叠包含8个dram裸片，但本发明不限于此。[0068]展示多个tsv互连件812，其穿过dram裸片810的堆叠中的一或多个裸片，且与所述一或多个裸片一起与衬底804通信。衬底804上或衬底804内的额外导体(图中未示)进一步将tsv 812耦合到缓冲器裸片802。缓冲器裸片802展示为使用例如焊球阵列等一或多个焊料互连件耦合到衬底804。数个衬底焊料互连件806进一步展示于衬底804的底侧上，以进一步将信号和数据从缓冲器裸片传输到主板中，且最终传输到主机装置。[0069]图8b展示存储器装置820的另一实例。存储器装置820包含耦合到衬底824的缓冲器裸片822。存储器装置820还包含耦合到衬底824的dram裸片830的堆叠。在图8b的实例中，dram裸片830的堆叠竖直对准。图8b中的dram裸片830的堆叠包含16个dram裸片，但本发明不限于此。[0070]展示多个tsv互连件832，其穿过dram裸片830的堆叠中的一或多个裸片，且与所述一或多个裸片一起与衬底824通信。衬底824上或衬底824内的额外导体(图中未示)进一步将tsv 832耦合到缓冲器裸片822。缓冲器裸片822展示为使用例如焊球阵列等一或多个焊料互连件耦合到衬底824。数个衬底焊料互连件826进一步展示于衬底824的底侧上，以进一步将信号和数据从缓冲器裸片传输到主板中，且最终传输到主机装置。[0071]图9大体说明根据本公开中的实例中的任一个的可包含在dram裸片堆叠中的四个dram裸片940的实例堆叠的框图。堆叠940中的每一裸片包含含有存储器单元阵列的存储区942。展示单个数据i/o条带944，其从堆叠940的第一侧941传递到第二侧943。在一个实例中，可在数据i/o条带944的一侧或两侧941、943上的数据i/o条带944的边缘上形成触点。触点可连接到如以上实例中所描述的线接合件。在其它实例中，tsv可在侧941、943或沿着第一数据i/o条带944的其它位置处耦合到数据i/o条带944。在某些实例中，单个数据i/o条带944包含用于连接到线接合件或tsv的32个触点。在一个实例中，堆叠940中的所有四个裸片可由如以上实例中所描述的单个数据路径驱动。在某些实例中，堆叠可包含命令/地址条带950。在所展示的实例中，命令/地址条带950包含用于连接到线接合件或tsv的30个触点。[0072]图10大体说明实例存储器模块1000的模块化基本架构的实例，所述模块化基本架构可扩展以提供三种不同层级的错误校正。存储器模块1000的基本架构可包含用于在主机接口1012与dram接口1014之间介接的缓冲器裸片1002，所述dram接口包含以通信方式耦合到分级存储器裸片的一或多个堆叠1040的多个数据路径(mi0到mi3)。在所说明的实例中，存储器模块1002可包含以四个等级(等级0到3)布置的16个存储器裸片。dram接口1014的每一数据路径(mi0到mi3)可同时耦合到每一等级(等级1到3)的单个裸片。因而，存储器裸片可以等级布置，其中每一等级包含四个32dq引脚dram裸片。图10的存储器模块1002的基本架构或配置并不提供错误校正，且可为32位主机数据总线或接口1012提供服务。[0073]图11大体说明基本架构的用于提供提供错误校正码(ecc)信息或功能性的实例存储器模块1100的扩展。存储器模块1100的基本架构可包含用于在主机接口1112与dram接口1114之间介接的缓冲器裸片1102，所述dram接口包含以通信方式耦合到分级存储器裸片的一或多个堆叠1140的多个数据路径(mi0到mi3)。在所说明的实例中，存储器模块1102可包含以四个等级(等级0到3)布置的16个存储器裸片。除了基本架构之外，实例存储器模块1102还包含用于适应ecc的额外一或多个ecc裸片1161以及dram接口1114的额外一或多个数据路径(例如，mi4)。在所说明的实例中，一或多个ecc裸片1161中的每一ecc裸片可适应四个等级(等级0到3)中的两个的ecc，使得被配置成提供ecc的实例存储器模块1100可包含18个dram裸片且可为36位主机数据总线1112提供服务。[0074]图12大体说明基本架构的用于提供提供完整ecc/sddc能力的实例存储器模块1200的另一扩展。存储器模块1200的基本架构可包含用于在主机接口1212与dram接口1214之间介接的缓冲器裸片1202，所述dram接口包含以通信方式耦合到分级存储器裸片的一或多个堆叠1240的多个数据路径(mi0到mi3)。在所说明的实例中，存储器模块1202可包含以四个等级(等级0到3)布置的16个存储器裸片。除了基本架构之外，实例存储器模块1200还可包含每一等级(等级0到3)的用于适应ecc/sddc的额外dram裸片1261，以及dram接口1214的额外一或多个数据路径(例如，mi4)。在所说明的实例中，单个ecc/sddc dram裸片可与每一等级相关联，使得被配置成提供完整ecc/sddc的实例存储器模块1200可包含20个dram裸片且可为40位主机数据总线1212提供服务。[0075]图13a和13b大体说明图10的实例存储器模块的实例物理配置1300。图13a大体说明实例双堆叠配置的dram裸片的单个堆叠1310。双堆叠配置的每一堆叠可包含八个裸片。双堆叠配置的每一堆叠可包含来自四个等级(等级0到3)中的每一等级的两个裸片。每一堆叠的裸片可经由从缓冲器1302的dram接口的两个数据路径延伸的线接合件1312、1314耦合到缓冲器1302。在实例中，第一数据路径1312可菊链到堆叠的四个裸片。四个裸片中的每一个可与四个等级中的不同等级相关联。在一些实例中，缓冲器裸片1302可从例如图13a中所说明的堆叠中的每一个偏移。在其它实例中，缓冲器裸片可位于堆叠中的一个下方，如图5a、502或图5b、522中所展示。在一些实例中，缓冲器裸片可定位在两个堆叠下方，如图5d、562中所展示。[0076]图13b大体说明基于上文所论述的基本架构的实例存储器模块1300的单堆叠配置。dram存储器裸片的单个堆叠1310包含存储器模块1300的所有16个dram裸片。单个堆叠1310可包含来自四个等级(等级0到3)中的每一等级的四个裸片。堆叠1310的裸片可经由从缓冲器裸片1302的dram接口的四个数据路径延伸的线接合件1312、1314、1316、1318耦合到缓冲器。在实例中，每一数据路径可菊链到堆叠1310的一组四个裸片。四个裸片中的每一个可与四个等级(等级0到3)中的不同等级相关联。在一些实例中，缓冲器裸片1302可从例如图12b中所说明的堆叠1310偏移。在一些实例中，缓冲器裸片1302可定位在堆叠1310下方，如图5e中所展示。[0077]图14a和14b大体说明图11的实例存储器模块的实例物理配置1400。图14a大体说明实例双堆叠配置的dram裸片的单个堆叠1410。双堆叠配置的每一堆叠可包含九个裸片。双堆叠配置的每一堆叠可包含来自四个等级(等级0到3)中的每一等级的两个裸片。每一堆叠的裸片可经由从缓冲器1402的dram接口的两个数据路径延伸的线接合件1412、1414耦合到缓冲器1402。在实例中，第一数据路径1412可菊链到堆叠的四个裸片。四个裸片中的每一个可与四个等级中的不同等级相关联。在一些实例中，缓冲器裸片1402可从例如图14a中所说明的堆叠中的每一个偏移。在其它实例中，缓冲器裸片可位于堆叠中的一个下方，如图5a、502或图5b、522中所展示。在一些实例中，缓冲器裸片可定位在两个堆叠下方，如图5d、562中所展示。除了基础配置之外，双堆叠配置的每一堆叠还可包含一或多个ecc dram裸片1461。一或多个ecc裸片中的每一个可存储存储器的等级的一部分的ecc信息。举例来说，裸片的单个堆叠1410可包含被配置成存储等级2和3的ecc信息的ecc裸片1461。其它堆叠(图中未示)可包含第二ecc裸片，所述第二ecc裸片被配置成存储等级0和1的ecc信息。应理解，在不脱离本发明主题的范围的情况下，将ecc信息从每一等级分配到每一ecc裸片可与上文所描述的情况不同。在某些实例中，双堆叠配置的每一堆叠的ecc裸片可通过额外数据路径的线接合件(例如，1420)耦合到缓冲器裸片1402的dram接口。[0078]图14b大体说明基于上文所论述的基本架构的实例存储器模块1400的单堆叠配置。dram存储器裸片的单个堆叠1410包含存储器模块1400的所有18个dram裸片。单个堆叠1410可包含来自四个等级(等级0到3)中的每一等级的四个裸片。分级存储器的堆叠1410的裸片可经由从缓冲器裸片1402的dram接口的四个数据路径延伸的线接合件1412、1414、1416、1418耦合到缓冲器。在实例中，每一数据路径可菊链到分级存储器的堆叠1410的一组四个裸片。四个裸片中的每一个可与四个等级(等级0到3)中的不同等级相关联。在一些实例中，缓冲器裸片1402可从例如图12b中所说明的堆叠1410偏移。在一些实例中，缓冲器裸片1402可定位在堆叠1410下方，如图5e中所展示。除了基础配置之外，单堆叠配置还可包含一或多个ecc dram裸片1461、1462。一或多个ecc裸片1461、1462中的每一个可存储存储器的等级的一部分的ecc信息。举例来说，裸片的单个堆叠1410可包含两个ecc裸片1461、1462，其被配置成存储分级存储器的堆叠1410中的存储器的所有四个等级的ecc信息。应理解，在不脱离本发明主题的范围的情况下，将ecc信息从每一等级分配到每一ecc裸片1461、1462可与上文所描述的情况不同。在某些实例中，图14b的单堆叠配置的堆叠1410的ecc裸片可通过额外数据路径的一组线接合件1520耦合到缓冲器裸片1402的dram接口，其中所述一组线接合件1420以菊链方式耦合到堆叠1410的两个ecc裸片(例如，1461、1462)。[0079]图15a和15b大体说明图11的实例存储器模块的实例物理配置1500。图15a大体说明实例双堆叠配置的dram裸片的单个堆叠1510。双堆叠配置的每一堆叠可包含十个裸片。双堆叠配置的每一堆叠可包含来自四个等级(等级0到3)中的每一等级的两个裸片。每一堆叠的裸片可经由从缓冲器1502的dram接口的两个数据路径延伸的线接合件1512、1514耦合到缓冲器1502。在实例中，第一数据路径1512可菊链到堆叠的四个裸片。四个裸片中的每一个可与四个等级中的不同等级相关联。在一些实例中，缓冲器裸片1502可从例如图15a中所说明的堆叠中的每一个偏移。在其它实例中，缓冲器裸片可位于堆叠中的一个下方，如图5a、502或图5b、522中所展示。在一些实例中，缓冲器裸片可定位在两个堆叠下方，如图5d、562中所展示。除了基础配置之外，双堆叠配置的每一堆叠还可包含一或多个ecc/sddc dram裸片1561、1562。一或多个ecc/sddc裸片中的每一个可存储存储器的等级的中的一个的ecc和sddc信息。举例来说，图15a的裸片的单一堆叠1510可包含被配置成存储等级2的ecc/sddc信息的第一ecc/sddc裸片1561和被配置成存储等级3的ecc/sddc信息的第二ecc/sddc裸片1562。其它堆叠(图中未示)可包含第二额外ecc/sddc裸片，所述第二额外ecc/sddc裸片被配置成存储等级0和1的ecc/sddc信息。应理解，在不脱离本发明主题的范围的情况下，将ecc/sddc信息从每一等级分配到每一ecc/addc裸片可与上文所描述的情况不同。在某些实例中，双堆叠配置的每一堆叠的ecc/sddc裸片可通过额外数据路径的线接合件(例如，1520)耦合到缓冲器裸片1502的dram接口，其中每一组线接合件以菊链方式耦合到每一堆叠的两个ecc/sddc裸片(例如，1561、1562)。[0080]图15b大体说明基于上文所论述的基本架构的实例存储器模块1500的单堆叠配置。dram存储器裸片的单个堆叠1510包含存储器模块1500的所有20个dram裸片。单个堆叠1510可包含来自四个等级(等级0到3)中的每一等级的四个裸片。分级存储器的堆叠1510的裸片可经由从缓冲器裸片1502的dram接口的四个数据路径延伸的线接合件1512、1514、1516、1518耦合到缓冲器。在实例中，每一数据路径可菊链到分级存储器的堆叠1510的一组四个裸片。四个裸片中的每一个可与四个等级(等级0到3)中的不同等级相关联。在一些实例中，缓冲器裸片1502可从例如图12b中所说明的堆叠1510偏移。在一些实例中，缓冲器裸片1502可定位在堆叠1510下方，如图5e中所展示。除了基础配置之外，图15b的单堆叠配置还可包含一或多个ecc/sddc dram裸片1561、1562、1563、1564。一或多个ecc裸片1561、1562、1563、1564中的每一个可存储存储器的等级的中的一个的ecc/sddc信息。举例来说，裸片的单个堆叠1510可包含四个ecc/sdcc裸片，其被配置成存储分级存储器的堆叠1510中的存储器的所有四个等级的ecc信息。应理解，在不脱离本发明主题的范围的情况下，将ecc信息从每一等级分配到每一ecc裸片可与上文所描述的情况不同。在某些实例中，图15b的单堆叠配置的堆叠1510的ecc/sddc裸片1561、1562、1563、1564可通过额外数据路径的一组线接合件1520耦合到缓冲器裸片1502的dram接口，其中每一组线接合件以菊链方式耦合到堆叠1510的ecc/sddc裸片1561、1562、1563、1564中的每一个。[0081]图16说明可包含如上文所描述的一或多个存储器装置和/或系统的实例机器(例如，主机系统)1600的框图。在替代实施例中，机器1600可充当独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器1600可在服务器-客户端网络环境中作为服务器机器、客户端机器或这两者操作。在实例中，机器1600可充当对等(p2p)(或其它分布式)网络环境中的对等机器。机器1600可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、移动电话、网络器具、iot装置、汽车系统，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含个别地或共同地执行指令集(或多个指令集)以执行本文中所论述的任一或多种方法(例如，云计算、软件即服务(saas)、其它计算机集群配置)的任何机器集合。[0082]如本文中所描述，实例可包含逻辑、组件、装置、封装或机构，或者可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的集合(例如，组)。电路系统成员可随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在实例中，电路系统的硬件可被永恒地设计成执行特定操作(例如，硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体变成导体，或反之亦然。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统部件以当在操作中时执行特定任务的部分。因此，当装置操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可用于多于一个电路系统中的多于一个部件中。举例来说，在操作下，执行单元可在一个时间点用于第一电路系统的第一电路，且由第一电路系统中的第二电路重新使用，或在不同时间由第二电路系统中的第三电路重新使用。[0083]机器(例如，计算机系统、主机系统等)1600可包含处理装置1602(例如，硬件处理器、中央处理单元(cpu)、图形处理单元(gpu)、硬件处理器核心或其任何组合等)、主存储器1604(例如，只读存储器(rom)、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器1606(例如，静态随机存取存储器(sram)等)，以及存储系统1618，其中的一些或全部可经由通信接口(例如，总线)1630彼此通信。在一个实例中，主存储器1604包含如以上实例中所描述的一或多个存储器装置。[0084]处理装置1602可表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置1602还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置1602可被配置成执行用于执行本文中所论述的操作和步骤的指令1626。计算机系统1600可进一步包含网络接口装置1608以经由网络1620通信。[0085]存储系统1618可包含机器可读存储媒体(也称为计算机可读媒体)，其上存储有一或多组指令1626或体现本文中所描述的任何一或多种方法或功能的软件。指令1626还可在由计算机系统1600执行期间完全或至少部分地驻留在主存储器1604内或处理装置1602内，主存储器1604和处理装置1602也构成机器可读存储媒体。[0086]术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体，或能够存储或编码一组指令以供机器执行并且使机器执行本公开的任何一或多种方法的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体非暂时性地传播信号。集中式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(eprom)或电可擦除可编程只读存储器(eeprom))和快闪存储器装置；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及cd-rom和dvd-rom磁盘。[0087]机器1600可进一步包含显示单元、字母数字输入装置(例如，键盘)和用户界面(ui)导航装置(例如，鼠标)。在实例中，显示单元、输入装置或ui导航装置中的一或多个可以是触摸屏显示器。机器为信号生成装置(例如，扬声器)，或一或多个传感器，例如全球定位系统(gps)传感器、指南针、加速度计或一或多个其它传感器。机器1600可包含输出控制器，例如串行(例如，通用串行总线(usb))、并行或其它有线或无线(例如，红外(ir)、近场通信(nfc)等)连接，以与一或多个外围装置(例如，打印机、读卡器等)通信或控制所述一或多个外围装置。[0088]指令1626(例如，软件、程序、操作系统(os)等)或存储在存储系统1618上的其它数据可由主存储器1604存取以供处理装置1602使用。主存储器1604(例如，dram)通常是快速但易失性的，且因此属于不同于存储系统1618(例如，ssd)的存储类型，所述存储系统适于适合于长期存储，包含当处于“关闭”条件下时的长期存储。供用户或机器1600使用的指令1626或数据通常加载在主存储器1604中，以供处理装置1602使用。在主存储器1604已满时，可分配来自存储系统1618的虚拟空间以补充主存储器1604；然而，因为存储系统1618装置通常比主存储器1604慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储系统时延(相比于主存储器1604，例如dram)可能会极大地降低用户体验。此外，将存储系统1618用于虚拟存储器可能会极大地缩短存储系统1618的可用寿命。[0089]指令1624可进一步利用数个传送协议中的任一个(例如，帧中继、因特网协议(ip)、传输控制协议(tcp)、用户数据报协议(udp)、超文本传送协议(http)等)经由网络接口装置1608使用传输媒体在网络1620上传输或接收。实例通信网络可包含局域网(lan)、广域网(wan)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、普通传统电话(pots)网络和无线数据网络(例如，称为的电气电子工程师学会(ieee)802.15系列标准、称为的ieee 802.16系列标准)、ieee 802.15.4系列标准、对等(p2p)网络等。在实例中，网络接口装置1608可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到网络1620。在实例中，网络接口装置1608可包含多个天线以使用单输入多输出(simo)、多输入多输出(mimo)或多输入单输出(miso)技术中的至少一种进行无线通信。术语“传输媒体”应被认为包含能够存储、编码或载送指令以供机器1600执行的任何无形媒体，且包含数字或模拟通信信号或其它无形媒体以促进此类软件的通信。[0090]以上详细描述包含对附图的参考，所述附图形成所述详细描述的一部分。附图借助于说明展示可实践本发明的特定实施例。这些实施例在本文中也称为“实例”。此类实例可包含除了所展示或描述的那些元件之外的元件。然而，本发明人还考虑仅提供所展示或所描述的那些元件的实例。此外，本发明人还考虑使用关于特定实例(或其一或多个方面)或关于本文中所展示或描述的其它实例(或其一或多个方面)而展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。[0091]在此文件中参考的所有公开案、专利和专利文件以全文引用的方式并入本文中，就如同以引用的方式个别地并入一般。在本文件与以引用方式并入的那些文件之间发生用法不一致的情况下，所并入的参考中的用法应被视为补充本文件的用法；对于不可调和的不一致，本文件中的用法起主导作用。[0092]在本文件中，如专利文件中常见的，使用术语“一”以包含一个或多于一个，这独立于“至少一个”或“一或多个”的任何其它例项或使用。在此文件中，除非另有指示，否则术语“或”用于指代非排他性的或，使得“a或b”包含“a而非b”、“b而非a”以及“a和b”。在所附权利要求书中，术语“包含”和“其中(in which)”用作相应术语“包括”和“其中(wherein)”的通俗英语等效物。并且，在所附权利要求书中，术语“包含”和“包括”是开放的，也就是说，包含除了权利要求项中列在此类术语之后的那些要素之外的要素的系统、装置、物品或过程仍被认为属于所述权利要求项的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标签，并且并不意图对其对象施加数字要求。[0093]在不同实例中，本文中所描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意味着任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(dsp)，或任何其它类型的处理器或处理电路，包含一组处理器或多核心装置。[0094]如在本文件中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如在晶片或裸片之下的常规平面或表面，而不管在任何时间点所述衬底的实际定向如何。术语“竖直”指代垂直于如上文所定义的水平的方向。例如“上”、“上方”和“下方”等介词是相对于常规平面或表面在衬底的顶部或暴露表面上定义的，而无论衬底的定向如何；且同时“上”既定表明一个结构相对于其位于其“上”的另一结构的直接接触(在未明确指示相反的情况下)；术语“上方”和“下方”明确地既定识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别结构之间的直接接触，除非特定地如此指示。类似地，术语“在……上”和“在……下”不限于水平定向，因为如果一结构在某个时间点是所讨论的构造的最外部分，那么即使所述结构相对于参考结构竖直延伸而不是在水平定向上延伸，此结构也可在参考结构“上”。[0095]术语“晶片”和“衬底”在本文中用于大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。[0096]根据本公开且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的nand串)的存储器。如本文中所使用，将采用相对其上形成有存储器单元的衬底的表面的方向性形容词(即，竖直结构将视为远离衬底表面延伸，竖直结构的底端将视为最接近衬底表面的端部，且竖直结构的顶端将视为最远离衬底表面的端部)。[0097]如本文中所使用，例如水平、竖直、正交、平行、垂直等方向性形容词可指相对定向，并且除非另外指出，否则并不意欲需要严格遵守特定几何性质。举例来说，如本文中所使用，竖直结构无需精确地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如在60度与120度之间等)。[0098]在本文中所描述的一些实施例中，可将不同掺杂配置应用于选择栅极源极(sgs)、控制栅极(cg)和选择栅极漏极(sgd)，其中的每一个在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层(例如，多晶硅等)在暴露于蚀刻溶液时可具有不同蚀刻速率。举例来说，在3d半导体装置中形成单体柱的过程中，sgs和cg可形成凹陷，而sgd可保持较少凹陷或甚至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基氢氧化铵(tmch))来实现选择性蚀刻到3d半导体装置中的不同层(例如，sgs、cg和sgd)中。[0099]如本文中所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中称为“编程”，且可包含写入到存储器单元或从存储器单元擦除两者(即，存储器单元可被编程为已擦除状态)。[0100]根据本公开的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调整、计算、改变、清除、传达、调适、导出、界定、利用、修改、应用等)损耗循环的数量，或损耗状态(例如，记录损耗循环、在存储器装置的操作发生时对其进行计数、跟踪存储器装置发起的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。[0101]根据本公开的一或多个实施例，存储器存取装置可被配置成向存储器装置提供每一存储器操作的损耗循环信息。存储器装置控制电路系统(例如，控制逻辑)可被编程以补偿对应于损耗循环信息的存储器装置性能变化。存储器装置可接收损耗循环信息并且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。[0102]将理解，当一元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在介入元件。相比之下，当一元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接耦合到另一元件”时，不存在介入元件或层。如果两个元件在图式中展示为被线连接，那么除非另有指示，否则所述两个元件可耦合或直接耦合。[0103]本文中所描述的方法实例可至少部分地由机器或计算机实施。一些实例可包含编码有可用于配置电子装置以执行如在以上实例中描述的方法的指令的计算机可读媒体或机器可读媒体。此类方法的实施方案可包含代码，例如微码、汇编语言代码、高级语言代码等。此类代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可例如在执行期间或在其它时间有形地存储在一或多个易失性或非易失性有形计算机可读媒体上。这些有形计算机可读媒体的实例可包含但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频磁盘)、盒式磁带、存储卡或棒、随机存取存储器(ram)、只读存储器(rom)等。[0104]为了更好地说明本文中所公开的方法和设备，此处提供实施例的非限制性列表：[0105]在第一实例中，实例1，一种存储器模块可包含：至少八个存储器裸片的第一堆叠，其包含四对存储器裸片，所述四对存储器裸片中的每一对与所述存储器模块的四个存储器等级中的个别存储器等级相关联；存储器控制器，其被配置成接收存储器存取命令且存取所述第一堆叠的存储器位置；以及衬底，其被配置成路由所述存储器模块和所述存储器控制器的外部终端之间的连接。[0106]在实例2中，实例1的主题包含，其中所述第一堆叠包含至少九个存储器裸片；其中所述控制器被配置成将错误校正码(ecc)信息存储在所述至少九个存储器裸片中的第一存储器裸片上；并且其中所述第一存储器裸片不是所述四对存储器裸片中的一个。[0107]在实例3中，实例2的主题包含，其中所述第一堆叠包含至少十个存储器裸片；其中所述控制器被配置成将单装置数据校正(sddc)信息存储在所述至少十个存储器裸片中的第二存储器裸片上；并且其中所述第二存储器裸片不是所述四对存储器裸片中的一个。[0108]在实例4中，实例1至3的主题包含，其中所述存储器控制器安装在所述衬底上，从所述第一堆叠侧向偏移。[0109]在实例5中，实例1至4的主题包含，其中所述存储器控制器安装在所述第一堆叠与所述衬底之间。[0110]在实例6中，实例1至5的主题包含被配置成耦合所述第一堆叠的终端与所述衬底的终端的多个线接合终端。[0111]在实例7中，实例6的主题包含，其中所述多个线接合终端中的第一线接合终端被配置成耦合所述衬底的第一单个数据终端与八个存储器裸片的所述第一堆叠中的至少四个存储器裸片的第一数据终端。[0112]在实例8中，实例1至7的主题包含至少八个存储器裸片的第二堆叠，所述第二堆叠包含第二四对存储器裸片，所述第二四对存储器裸片中的每一对与所述存储器模块的所述四个存储器等级中的个别存储器等级相关联。[0113]在实例9中，实例8的主题包含，其中所述第二堆叠在所述衬底上从所述第一堆叠且从所述存储器控制器偏移。[0114]在实例10中，实例8至9的主题包含，其中所述第二堆叠与所述第一堆叠一起堆叠。[0115]在实例11中，实例8至10的主题包含，其中每一等级包含形成所述第一堆叠和形成所述第二堆叠的所述存储器裸片中的至少四个存储器裸片。[0116]在实例12中，实例1至11的主题包含，其中所述第一堆叠中的所述至少八个存储器裸片中的每一存储器裸片从所述第一堆叠的相邻存储器裸片侧向偏移以暴露所述至少八个存储器裸片中的至少七个的线接合终端区域。[0117]在实例13中，实例1至12的主题包含，缓冲器裸片，其耦合到衬底，所述缓冲器裸片包含主机装置接口和耦合到所述第一堆叠的存储器接口；以及所述缓冲器裸片中的电路系统，其被配置成在第一数据速度下操作所述主机接口，且在慢于所述第一数据速度的第二数据速度下操作所述存储器接口。[0118]在实例14中，实例13的主题包含，其中所述第一堆叠包含动态随机存取存储器(dram)裸片。[0119]在实例15中，实例13至14的主题包含八个动态随机存取存储器(dram)裸片。[0120]在实例16中，实例13至15的主题包含九个动态随机存取存储器(dram)裸片。[0121]在实例17中，实例13至16的主题包含十个动态随机存取存储器(dram)裸片。[0122]在实例18中，实例13至17的主题包含十六个动态随机存取存储器(dram)裸片。[0123]在实例19中，实例13至18的主题包含十八个动态随机存取存储器(dram)裸片。[0124]在实例20中，实例13至19的主题包含二十个动态随机存取存储器(dram)裸片。[0125]在实例21中，实例1至20的主题包含，其中所述第一堆叠包含阶梯式堆叠存储器裸片。[0126]在实例22中，实例21的主题包含，其中所述第一堆叠包含单个堆叠内的多于一个阶梯方向。[0127]实例23为一种方法，其包括：将信息存储在至少八个存储器装置的堆叠的存储器单元处；以及跨越存储器单元的四个等级组织所述信息，其中所述四个等级中的每一等级被分配到所述至少八个存储器装置中的至少两个。[0128]在实例24中，实例23的主题包含将错误校正码(ecc)信息存储在所述堆叠的第九存储器装置的存储器单元上，其中所述第九存储器装置在所述至少八个存储器装置之外。[0129]在实例25中，实例24的主题包含，其中针对所述四个等级中的单个等级向所述第九存储器装置分配所述ecc信息。[0130]在实例26中，实例24至25的主题包含将单装置数据校正(sddc)信息存储在所述堆叠的第十存储器装置的存储器单元上，其中所述第十存储器装置在所述至少八个存储器装置之外。[0131]以上描述意图为说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可彼此组合使用。例如所属领域的一般技术人员在查阅以上描述后可使用其它实施例。提供摘要以符合37c.f.r.§1.72(b)，从而允许阅读者快速确定技术公开内容的性质。应理解，所述实施例不会用于解释或限制权利要求书的范围或含义。而且，在以上具体实施方式中，可将各种特征分组在一起以简化本公开。不应将此解释为期望未要求的所公开特征对于任何权利要求来说是必需的。相反地，本发明主题可以在于比特定所公开实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为单独实施例而独立存在，且经考虑此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书以及此类权利要求书所授予的等效物的完整范围确定本发明的范围。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!