集成电路、芯片和电子设备的制作方法

电子通信装置的制造及其应用技术集成电路、芯片和电子设备1.本技术要求于2021年03月15日提交中国专利局、申请号为202110275611.7、申请名称为“芯片架构及设备”的中国专利申请的优先权，其全部内容通过引用结合在本技术中。技术领域2.本技术涉及芯片技术领域，更具体地，涉及集成电路、芯片和电子设备。背景技术：3.交换芯片是网络设备的重要组成部分。交换芯片的主要功能是完成芯片的任意网络侧接口之间流量的交换。4.过去，交换芯片的交换带宽和端口数较少，每个交换芯片的实现难度不大。每个交换芯片中通常只包含1个晶片(die)。然而，交换芯片要实现的交换端口和端口数越来越多，交换芯片所需要的硅面积越来越大，只靠1个晶片实现一个交换芯片已经变得十分困难。所以，未来一定会出现包含两个或者两个以上晶片的交换芯片。5.如果交换芯片中包含两个或两个以上晶片，那么就需要考虑晶片间是如何连接的。技术实现要素：6.本技术提供一种集成电路、芯片和电子设备，可以实现包含多个晶片的交换芯片。7.第一方面，本技术实施例提供一种芯片，该芯片包括d个晶片，其中d为大于或等于2的正整数，该d个晶片包括第一晶片和第二晶片，其中，该第一晶片和该第二晶片旋转对称。8.该芯片可以是应用到交换机、路由器等网络设备中的芯片，也可以称为交换芯片。上述技术方案提供了一个包含有两个晶片的交换芯片，可以降低单个晶片的负担，并且可以提升整个芯片的算力。9.可选的，该第一晶片和该第二晶片的结构可以是相同的。这样，该第一晶片和该第二晶片可以通过一次流片完成。10.在一种可能的设计中，d的值为4，该d个晶片还包括第三晶片和第四晶片，其中，该第二晶片和该第三晶片旋转对称；该第三晶片和该第四晶片旋转对称；该第四晶片和该第一晶片旋转对称。11.第一晶片、第二晶片、第三晶片和第四晶片的结构可以是相同的。这样，第一晶片、第二晶片、第三晶片和第四晶片可以通过一次流片完成。12.在一种可能的设计中，该第二晶片与该第一晶片的旋转角为90°；该第三晶片与该第二晶片的旋转角为90°；该第四晶片与该第三晶片的旋转角为90°；该第一晶片与该第四晶片的旋转角为90°。13.在一种可能的设计中，该第一晶片包括第一瓦片阵列，该第一瓦片阵列包括n×n个瓦片，n为大于或等于2的正整数；该第二晶片包括第二瓦片阵列，该第二瓦片阵列包括n×n个瓦片；该第三晶片包括第三瓦片阵列，该第三瓦片阵列包括n×n个瓦片；该第四晶片包括第四瓦片阵列，该第四瓦片阵列包括n×n个瓦片。14.在一种可能的设计中，该第一晶片包括n组第一总线和n组第二总线；该第二晶片包括n组第三总线和n组第四总线；该第三晶片包括n组第五总线和n组第六总线；该第四晶片包括n组第七总线和n组第八总线，该第一总线至该第八总线中的每种总线能够被配置为行总线或列总线，且该第一总线、该第三总线、该第五总线和该第七总线的配置相同，该第二总线、该第四总线、该第六总线和该第八总线的配置相同，该第一总线的配置与该第二总线的配置不同。15.在一种可能的设计中，该n组第一总线中的第n组第一总线和该n组第三总线中的第n组第三总线相连，该交换芯片中的第n行瓦片中属于该第一晶片的n个瓦片与该第n组第一总线相连，属于该第二晶片的n个瓦片与该第n组第三总线相连，n为大于或等于1且小于或等于n的正整数；该n组第五总线中的第n组第五总线和该n组第七总线中的第n组第七总线相连，该交换芯片中的第n+n行瓦片中属于该第三晶片的n个瓦片与该第n组第五总线相连，属于该第四晶片的n个瓦片与该第n组第七总线相连；该n组第二总线中的第n组第二总线和该n组第八总线中的第n组第八总线相连，该交换芯片中的第n列瓦片中属于该第一晶片的n个瓦片与该第n组第二总线相连，属于该第四晶片的n个瓦片与该第n组第八总线相连；该n组第四总线中的第n组第四总线和该n组第六总线中的第n组第六总线相连，该交换芯片中的第n+n列瓦片中属于该第二晶片的n个瓦片与该第n组第四总线相连，属于该第三晶片的n个瓦片与该第n组第六总线相连。16.利用上述技术方案，纵向晶片间的流量传输可以通过晶片间的总线实现。例如，第一晶片与第四晶片间两个瓦片的流量传输可以通过第二总线和第八总线实现。这样，可以避免纵向带宽需求膨胀的问题发生。17.在一种可能的设计中，该第一总线被配置为行总线，该第二总线被配置为列总线，该第n组第一总线包括2×n组传输线，该2×n组传输线中的每组传输线包括k个传输线子组，该第n行瓦片中的第n个瓦片的第一接口包括第一发送接口和第一接收接口，该第一发送接口与该2×n组中的一组传输线相连，该第一接收接口与该2×n组传输线相连，k为大于或等于1的正整数；该第n组第二总线包括n组第一传输线和n组第二传输线，该n组第一传输线和1组第二传输线中的每组传输线包括k个传输线子组，该第n列瓦片中的第n个瓦片的第二接口包括第二发送接口和第二接收接口，该第二发送接口与该n组第一传输线相连，该第二接收接口与该n组第二传输线中的第n组第二传输线相连。18.在一种可能的设计中，该第n组第二总线中的n组第一传输线与该第n组第八总线中的n组第三传输线相连，该第n组第二总线中的n组第二传输线与该第n组第八总线中的n组第四传输线相连。19.在一种可能的设计中，该交换芯片的每列瓦片中属于同一个晶片的n个瓦片中的任两个瓦片通过一组第九总线相连，该第九总线包括2×k个传输线子组。20.在一种可能的设计中，d的值为4，该d个晶片还包括第三晶片和第四晶片，其中，该第三晶片和该第四晶片旋转对称；该第一晶片包括第一瓦片阵列，该第一瓦片阵列包括n×m个瓦片，n为大于或等于2的正整数，m为大于或等于2的正整数；该第二晶片包括第二瓦片阵列，该第二瓦片阵列包括n×m个瓦片；该第三晶片包括第三瓦片阵列，该第三瓦片阵列包括n×m个瓦片；该第四晶片包括第四瓦片阵列，该第四瓦片阵列包括n×m个瓦片；该第一晶片包括n组第一行总线和m组第一列总线；该第二晶片包括n组第二行总线和m组第二列总线；该第三晶片包括n组第三行总线和m组第三列总线；该第四晶片包括n组第四行总线和m组第四列总线；该n组第一行总线中的第n组第一行总线与该n组第三行总线中的第n组第三行总线相连，n为大于或等于1且小于或等于n的正整数；该m组第一列总线中的第m组第一列总线与该m组第四列总线中的第m组第四列总线相连，m为大于或等于1且小于或等于m的正整数；该n组第四行总线中的第n组第四行总线与该n组第二行总线中的第n组第二行总线相连；该m组第三列总线中的第m组第三列总线与该m组第二列总线中的第m组第二列总线相连；该m组第一列总线中的第m组第一列总线包括n组第一传输线和n组第二传输线，该n组第一传输线和n组第二传输线中的每组传输线包括k个传输线子组，该第一瓦片阵列第m列瓦片中的第n个瓦片的第一接口包括第一发送接口和第一接收接口，该第一发送接口与该n组第一传输线相连，该第一接收接口与该n组第二传输线中的第n组第二传输线相连；该m组第四列总线中的第m组第四列总线包括n组第三传输线和n组第四传输线，该n组第三传输线和n组第四传输线中的每组传输线包括k个传输线子组，该第四瓦片阵列第m列瓦片中的第n个瓦片的第二接口包括第二发送接口和第二接收接口，该第二发送接口与该n组第三传输线相连，该第二接收接口与该n组第四传输线中的第n组第四传输线相连，该n组第一传输线与该n组第三传输线相连，该n组第二传输线与该n组第四传输线相连。21.在一种可能的设计中，该第一晶片包括第一瓦片阵列，该第一瓦片阵列包括n×m个瓦片，n为大于或等于2的正整数，m为大于或等于2的正整数；该第二晶片包括第二瓦片阵列，该第二瓦片阵列包括n×m个瓦片；该第一晶片包括n组第一行总线和m组第一列总线；该第二晶片包括n组第二行总线和m组第二列总线；该m组第一列总线中的第m组第一列总线与该m组第二列总线中的第m组第二列总线相连，m为大于或等于1且小于或等于m的正整数；该m组第一列总线中的第m组第一列总线包括n组第一传输线和n组第二传输线，该n组第一传输线和n组第二传输线中的每组传输线包括k个传输线子组，该第一瓦片阵列第m列瓦片中的第n个瓦片的第一接口包括第一发送接口和第一接收接口，该第一发送接口与该n组第一传输线相连，该第一接收接口与该n组第二传输线中的第n组第二传输线相连；该m组第二列总线中的第m组第二列总线包括n组第三传输线和n组第四传输线，该n组第三传输线和n组第四传输线中的每组传输线包括k个传输线子组，该第二瓦片阵列第m列瓦片中的第n个瓦片的第二接口包括第二发送接口和第二接收接口，该第二发送接口与该n组第三传输线相连，该第二接收接口与该n组第四传输线中的第n组第四传输线相连，该n组第一传输线与该n组第三传输线相连，该n组第二传输线与该n组第四传输线相连。22.在一种可能的设计中，该交换芯片的每列瓦片中属于同一个晶片的n个瓦片中的任两个瓦片通过一组第十总线相连，该第十总线包括2×k个传输线子组。23.第二方面，本技术实施例还提供一种集成电路，该集成电路包括n行m列瓦片，该n行m列瓦片中的每个瓦片包括：第一接口、第二接口、第三接口和第四接口，该集成电路还包括：n组第一总线、m组第二总线，该第一总线能够配置为行总线和列总线中的一种，该第二总线能够配置为该行总线和该列总线中的一种；该集成电路中的第n行瓦片中的每个瓦片的第一接口与该n组第一总线中的第n组第一总线相连，该第n行瓦片中的任意两个瓦片的第三接口通过第三总线相连，n为大于或等于1且小于或等于n的正整数；该集成电路中的第m列瓦片中的每个瓦片的第二接口与该m组第二总线中的第m组第二总线相连，该第m列瓦片中的任意两个瓦片的第四接口通过第四总线相连，m为大于或等于1且小于或等于m的正整数。24.利用第二方面实施例中的集成电路，可以实现同一个芯片中的不同晶片物理结构完全相同，只需要根据晶片的位置进行配置就可以实现一个芯片。这样，一个包含了多个第二方面实施例提供的集成电路的芯片可以通过一次流片实现。25.进一步，上述集成电路包括可配置为列总线的总线。在此情况下，纵向排列的两个集成电路间的流量可以通过列总线实现。这样，可以避免纵向带宽膨胀的问题发生。26.在一种可能的设计中，该第一总线被配置为行总线，该第二总线被配置为列总线，该第n组第一总线包括2×m组传输线，该2×m组传输线中的每组传输线包括k个传输线子组，该第n行瓦片中的第m个瓦片的第一接口包括第一发送接口和第一接收接口，该第一发送接口与该2×m组中的一组传输线相连，该第一接收接口与该2×m组传输线相连，k为大于或等于1的正整数；该第m组第二总线包括n组第一传输线和n组第二传输线，该n组第一传输线和n组第二传输线中的每组传输线包括k个传输线子组，该第m列瓦片中的第n个瓦片的第二接口包括第二发送接口和第二接收接口，该第二发送接口与该n组第一传输线相连，该第二接收接口与该n组第二传输线中的第n组第二传输线相连。27.在一种可能的设计中，该第一总线被配置为列总线，该第二总线被配置为行总线，该第n组第一总线包括m+1组传输线，该m+1组传输线中的每组传输线包括k个传输线子组，该第n行瓦片中的第m个瓦片的第一接口包括第一发送接口和第一接收接口，该第一发送接口与该m+1组传输线中的m组传输线相连，该第一接收接口与该m+1组传输线中除该m组传输线以外的一组传输线相连；该第m组第二总线包括2×n组传输线，该2×n组传输线中的每组传输线包括k个传输线子组，该第m列瓦片中的第n个瓦片的第二接口包括第二发送接口和第二接收接口，该第二发送接口与该2×n组中的一组传输线相连，该第二接收接口与该2×n组传输线相连。28.在一种可能的设计中，该第三总线包括k对传输线，该第四总线包括k对传输线。29.在一种可能的设计中，该第m个瓦片的第三接口包括第三输入接口和第三输出接口，该第三总线包括的k对传输线中每对传输线中的一条传输线与该第三输入接口相连，另一条传输线与该第三输出接口相连；该第n个瓦片的第四接口包括第四输入接口和第四输出接口，该第四总线包括的k对传输线中每对传输线中的一条传输线与该第四输入接口相连，另一条传输线与该第四输出接口相连。30.第三方面，本技术实施例还提供一种集成电路，包括内核单元、交换单元、第一接口、第二接口、第三接口和第四接口；该内核单元，包括第五接口、第六接口第七接口；该交换单元，用于控制该第五接口与该第六接口中的一个与该第一接口相连；该交换单元，还用于控制该第五接口与该第六接口中的一个与该第二接口相连；该交换单元，还用于该第三接口与该第四接口中的一个与该第七接口相连。31.上述实施例中的集成电路可以是第一方面或第二方面实施例中的瓦片。上述实施例中的交换单元可以控制接口间的连接关系，从而根据需要选择每个接口的功能。32.在一种可能的设计中，该交换单元，具体用于在控制该第一接口与该第五接口相连的情况下，控制该第二接口与该第六接口相连；在控制该第一接口与该第六接口相连的情况下，控制该第二接口与该第五接口相连。33.在一种可能的设计中，该交换单元，具体用于在控制该第一接口与该第五接口相连的情况下，控制该第四接口与该第七接口相连；在控制该第一接口与该第六接口相连的情况下，控制该第三接口与该第七接口相连。34.在一种可能的设计中，该第五接口包括行总线输入接口和行总线输出接口；该第六接口包括列总线输入接口和列总线输出接口；该第七接口包括全连接总线输入接口和全连接总线输出接口。35.在一种可能的设计中，该内核单元还包括第八接口，该第八接口包括全连接总线输入接口和全连接总线输出接口，该交换单元，还用于在控制该第一接口与该第五接口相连的情况下，控制该第三接口与该第八接口相连；在控制该第一接口与该第六接口相连的情况下，控制该第四接口与该第八接口相连。36.第四方面，本技术实施例还提供一种集成电路，包括第一接口、第二接口、第三接口和第四接口，该集成电路还包括交换单元，该交换单元用于将来通过该第一接口的接收流量通过该第二接口或该第三接口发出，该交换单元还用于将来通过该第二接口或该第三接口接收的流量通过该第四接口发出，该第一接口为行总线接口，该第二接口为列总线接口，该第三接口为全连接总线接口，该第四接口为网络侧接口。37.上述实施例中的集成电路可以是第三方面实施例中的内核。上述实施例中的集成电路包括列总线接口。这样，设置有上述集成电路的晶片可以实现纵向晶片间通过列总线传输流量。这样，可以避免纵向带宽膨胀的问题发生。38.在一种可能的设计中，第一接口包括第一输入接口和第一输出接口，该第二接口包括第二输入接口1、第二输入接口2和第二输出接口，该第三接口包括第三输入接口和第三输出接口，该第四接口包括第四输入接口和第四输出接口，该第一输入接口用于连接该行总线包括的2×m组传输线，m为大于或等于2的正整数，该第一输出接口用于连接该2×m组传输线中的一组传输线；该第二输出接口用于连接该列总线包括的n组第一传输线，n为大于或等于2的正整数，该第二输入接口1用于连接该n组第一传输线，该第二输入接口2用于连接该列总线包括的n组第二传输线中的一组；该第三输入接口包括用于连接该全连接总线中的n-1组传输线；该第三输出接口用于连接该全连接总线中的另n-1组传输线。39.第五方面，提供一种电子设备，包括以上任一所述的芯片或以上任一所述的集成电路。40.上述实施例中的电子设备，可以是网络设备，如交换机或路由器，也可以是服务器或存储设备。附图说明41.图1是本技术实施例的一种应用场景的示意图。42.图2是网络设备的示意性结构框图。43.图3是根据本技术实施例提供的一种芯片的示意性结构框图。44.图4是行总线和瓦片的连接关系示意图。45.图5是列总线和瓦片的连接关系示意图。46.图6是一个晶片的示意图。47.图7示出了晶片中的瓦片和总线603、总线604的连接关系。48.图8是一个瓦片的示意图。49.图9是瓦片中的内核单元示意性结构图。50.图10是根据本技术实施例提供的一种芯片的示意性结构框图。51.图11是如图10所示的芯片中的一个瓦片的结构示意图。52.图12是根据本技术实施例提供的一种芯片的示意性结构框图。53.图13是另一种内核单元的示意图。54.图14是一个芯片的示意图。具体实施方式55.下面将结合附图，对本技术中的技术方案进行描述。56.本技术实施例中所称的网络设备可以是任何包括本技术实施例中所称的交换芯片的设备，例如可以是交换机、路由器等网络设备。57.图1是本技术实施例的一种应用场景的示意图。如图1所示的系统100中包括终端设备101、终端设备102、终端设备103、网络设备111、网络设备112、网络设备113、服务器121和服务器122和服务器123。58.如图1所示的场景中，终端设备发送给服务器的上行数据可以经过网络设备转发到相应的服务器。59.例如，终端设备101向服务器122发送的上行数据可以先发送到网络设备111，网络设备111将该上行数据转发至网络设备112，最后由网络设备112将该上行数据转发至服务器122。60.服务器向终端设备发送的下行数据也可以经过网络设备转发。61.例如，服务器123向终端设备103发送的下行数据可以先发送到网络设备113，网络设备113将该下行数据转发至网络设备111，最后由网络设备111将该下行数据转发至终端设备103。62.图2是网络设备的示意性结构框图。如图2所示的网络设备200可以是如图1所示的网络设备111、网络设备112或者网络设备113。63.如图2所示，网络设备200包括芯片201，输入电路202和输出电路203。输入电路202接收到来自于终端设备的上行数据后，将该上行数据发送至芯片201。芯片201根据上行数据中的目的地址从输出电路203包括的多个输出端口中选择一个合适的输出端口，将该上行数据通过该输出端口发送至下一设备(例如服务器或者另一网络设备)。64.图3是根据本技术实施例提供的一种芯片的示意性结构框图。如图3所示，芯片300包括晶片301、晶片302、晶片303和晶片304。65.如图3所示，晶片301、晶片302、晶片303和晶片304中的每个晶片都包括4×4个瓦片(tile)。晶片301与晶片302旋转对称，且旋转角度为90°；晶片302与晶片303旋转对称，且旋转角度为90°；晶片303与晶片304旋转对称，且旋转角度为90°；晶片304与晶片301旋转对称，且旋转角度为90°。66.如图3所示，芯片300的第3行瓦片共包括8个瓦片，8个瓦片中包括晶片301中四个瓦片(分别为瓦片(2，0)，瓦片(2，1)，瓦片(2，2)和瓦片(2，3))和晶片302中的四个瓦片(分别为瓦片(3，2)，瓦片(2，2)，瓦片(1，2)和瓦片(0，2))。晶片301中的四个瓦片通过总线311相连，晶片302中的四个瓦片通过总线312相连，其中总线311和总线312被配置为行总线(也可以称为横向总线)。总线311与总线312相连。总线311与晶片301的发送接口(图中未示出)相连，晶片301的发送接口(图中未示出)与晶片302的接收接口(图中未示出)相连，总线312与晶片302的接收接口(图中未示出)相连。67.如图3所示，芯片300的第3列瓦片共包括8个瓦片，8个瓦片中包括晶片301中四个瓦片(分别为瓦片(0，2)，瓦片(1，2)，瓦片(2，2)和瓦片(3，2))和晶片304中的四个瓦片(分别为瓦片(2，3)，瓦片(2，2)，瓦片(2，1)和瓦片(2，0))。晶片301中的四个瓦片通过总线313相连，晶片304中的四个瓦片通过总线314相连，其中总线313和总线314被配置为列总线(也可以称为列总线)。总线313与总线314相连。总线313与晶片301的发送接口(图中未示出)相连，晶片301的发送接口(图中未示出)与晶片304的接收接口(图中未示出)相连，总线314与晶片302的接收接口(图中未示出)相连。68.下面结合图4和图5对行总线和列总线进行介绍。69.图4是行总线和瓦片的连接关系示意图。70.如图4所示，总线311共包括8组传输线，分别为传输线401，传输线402，传输线403，传输线404，传输线405，传输线406，传输线407和传输线408。71.总线312共包括8组传输线，分别为传输线411，传输线412，传输线413，传输线414，传输线415，传输线416，传输线417和传输线418。72.晶片中的每个瓦片可以包括两个可配置接口，这两个可配置接口可以分别称为接口a和接口b。接口a可以被配置为与行总线相连的接口，或者可以被配置为与列总线相连的接口；类似的，接口b可以被配置为与行总线相连的接口，或者可以被配置为与列总线相连的接口。接口a可以包括输出接口和输入接口，接口b也可以包括输出接口和输入接口。为了便于描述，可以将接口a的输出接口称为输出接口a，将接口a的输入接口称为输入接口a，将接口b的输出接口称为输出接口b，将接口b的输入接口称为输入接口b。73.晶片301中四个瓦片的每个瓦片均与传输线401至传输线408相连。这四个瓦片中的每个瓦片中的接口a被配置为与行总线相连的接口。每个瓦片的输出接口a与一组传输线相连。例如，瓦片(2，0)的输出接口a与传输线405相连，瓦片(2，1)的输出接口a与传输线406相连。每个瓦片的输入接口a与八组传输线(即传输线401至408)相连。74.晶片302中四个瓦片的每个瓦片均与传输线411至传输线418相连。这四个瓦片中的每个瓦片中的接口b被配置为与行总线相连的接口。每个瓦片的输出接口b与一组传输线相连。例如，瓦片(3，2)的输出接口b与传输线417相连，瓦片(2，2)的输出接口b与传输线416相连。每个瓦片的输入接口b与八组传输线(即传输线401至408)相连。75.传输线401至404和传输线411至414可以称为接收总线；传输线405至传输线408和传输线415至传输线417可以称为发送接收总线。76.如图4所示的每组传输线可以包括k个传输线子组，该k个传输线子组中的每个传输线子组可以包括一条或者多条传输线。k为大于或等于1的正整数。77.每个传输线子组包括的传输线数量可以根据每个传输线子组的宽度需求和单条传输线的宽度决定。例如，单条传输线的宽度为1位，每个传输线子组的宽度需求为8位，那么每个传输线子组中需要包括8条传输线。78.图5是列总线和瓦片的连接关系示意图。79.如图5所示，总线313共包括8组传输线，分别为传输线501，传输线502，传输线503，传输线504，传输线505，传输线506，传输线507和传输线508。80.总线314共包括8组传输线，分别为传输线511，传输线512，传输线513，传输线514，传输线515，传输线516，传输线517和传输线518。81.如上所述，晶片中的每个瓦片可以包括两个可配置接口，这两个可配置接口可以分别称为接口a和接口b。接口a可以被配置为与行总线相连的接口，或者可以被配置为与列总线相连的接口；类似的，接口b可以被配置为与行总线相连的接口，或者可以被配置为与列总线相连的接口。接口a可以包括输出接口a和输入接口a，接口b也可以包括输出接口b和输入接口b。82.晶片301中四个瓦片的每个瓦片均与传输线501至传输线504相连，并且每个瓦片与传输线505至508中的一组相连。这四个瓦片中的每个瓦片中的接口b被配置为与列总线相连的接口。每个瓦片的输出接口b与传输线501至传输线504相连。例如，瓦片(0，2)的输出接口b与传输线501至传输线504相连相连，瓦片(2，1)的输出接口b与传输线501至传输线504相连。每个瓦片的输入接口b与传输线505至508中的一组相连。例如，瓦片(0，2)的输入接口b与传输线505相连相连，瓦片(2，1)的输入接口b与传输线506相连。83.晶片304中四个瓦片的每个瓦片均与传输线511至传输线514相连，并且每个瓦片与传输线515至518中的一组相连。这四个瓦片中的每个瓦片中的接口a被配置为与列总线相连的接口。每个瓦片的输出接口a与传输线511至传输线514相连。例如，瓦片(2，0)的输出接口a与传输线511至传输线514相连相连，瓦片(2，1)的输出接口a与传输线511至传输线514相连。每个瓦片的输入接口a与传输线515至518中的一组相连。例如，瓦片(2，0)的输入接口a与传输线515相连相连，瓦片(2，1)的输入接口a与传输线516相连。84.如图5所示的每组传输线可以包括k个传输线子组，该k个传输线子组中的每个传输线子组可以包括一条或者多条传输线。k为大于或等于1的正整数。85.每个传输线子组包括的传输线数量可以根据每个传输线子组的宽度需求和单条传输线的宽度决定。例如，单条传输线的宽度为1位，每个传输线子组的宽度需求为8位，那么每个传输线子组中需要包括8条传输线。86.从图4可以看出，一个瓦片的输出接口都与一组传输线相连，而该瓦片所在的一行瓦片中每个瓦片的输入接口都与这一组传输线相连。因此，该瓦片输出的数据都可以通过这组传输线发送给该行瓦片中的任一个瓦片。因此，这些行总线可以称为线性多点(multidrop)总线。87.从图5可以看出，传输线501至传输线504中的每组传输线都与晶片301中的四个瓦片的输出接口相连。传输线501至传输线504与传输线515至518一一对应。传输线501至传输线504中的每组传输线都可以将属于同一晶片的四个瓦片的输出数据汇聚在一起，然后通过对应的一组传输线发送至另一晶片中的一个瓦片。例如，传输线501可以将晶片301的四个瓦片的输出数据汇聚在一起，然后通过对应的传输线515发送至晶片304中的瓦片(2，0)；传输线502可以将晶片301的四个瓦片的输出数据汇聚在一起，然后通过对应的传输线516发送至晶片304中的瓦片(2，1)。类似的，传输线511至传输线514中的每组传输线都与晶片304中的四个瓦片的输出接口相连。传输线511至传输线514与传输线505至508一一对应。传输线511至传输线514中的每组传输线都可以将属于同一晶片的四个瓦片的输出数据汇聚在一起，然后通过对应的一组传输线发送至另一晶片中的一个瓦片。因此，列总线可以称为汇聚总线。88.如上所述，每个瓦片中都包括一个可以被配置为与行总线或列总线的相连的接口a和一个可以被配置为与行总线或列总线相连的接口b。在一些实施例，如果一个瓦片中的接口a被配置为与行总线相连的接口，那么该瓦片的接口b就被配置为与列总线相连的接口；相应的，如果一个瓦片中的接口b被配置为与列总线相连的接口，那么该瓦片的接口a就被配置为与行总线相连的接口。89.例如，晶片301中的瓦片(2，2)的接口a被配置为与行总线相连的接口，接口b被配置为与列总线相连的接口。晶片304中的瓦片(2，2)的接口a被配置为与行总线相连的接口，接口b被配置为与列总线相连的接口。晶片302中的瓦片(2，2)的接口b被配置为与列总线相连的接口，接口a被配置为与行总线相连的接口。90.图6是一个晶片的示意图。如图6所示的晶片可以是如图3所示的晶片301至晶片304中的任一个。91.如图6所示的晶片中包括四组总线，分别为总线601，总线602，总线603和总线604。可以理解的是，图6中的每行瓦片都有对应的总线601且与对应的总线601相连，但是图6只示出了第一行瓦片和总线601相连。类似的，每列瓦片都有对应的总线602且与对应的总线602相连，但是图6只示出了第一列瓦片和总线602相连；每列瓦片中的任意两个瓦片之间都通过总线603相连，但是图6是示出了第一列瓦片和总线603的关系；每行瓦片中的任意两个瓦片之间都通过总线604相连，但是图6只示出第四行瓦片和总线604的连接关系。92.总线601和总线602是结构相同的总线。总线601可以被配置为行总线或列总线中的一种，总线602可以被配置为行总线或列总线中的一种。如果总线601被配置为行总线，那么总线602被配置为列总线；如果总线601被配置为列总线，那么总线602被配置为行总线。93.例如，如果如图6所示的晶片为如图3所示的晶片301或晶片303，那么总线601被配置为行总线且总线602被配置为列总线；如果图6所示的晶片为如图3所示的晶片302或晶片304，那么总线601被配置为列总线且总线602被配置为行总线。94.如果总线601或总线602被配置为行总线，那么总线601或总线602与各个瓦片的连接关系可以参考如图4所示。如果总线601或总线602被配置为列总线，那么总线601或总线602与各个瓦片的连接关系可以参考如图5所示。95.图7示出了晶片中的瓦片和总线603、总线604的连接关系。96.图7示出了两组总线603，其中一组总线603包括两组传输线，分别为传输线701和传输线702；另一组总线603也包括两组传输线，分别为传输线703和传输线704。97.图7还示出了两组总线604，其中一组总线604包括两组传输线，分别为传输线711和传输线712；另一组总线604也包括两组传输线，分别为传输线713和传输线714。98.如图7所示，瓦片(2，0)和瓦片(3，0)通过传输线701和传输线702相连，其中瓦片(2，0)通过传输线701向瓦片(3，0)发送数据，瓦片(2，0)通过传输线702接收瓦片(3，0)发送的数据；相应的，瓦片(3，0)通过传输线702向瓦片(2，0)发送数据，瓦片(3，0)通过传输线701接收瓦片(2，0)发送的数据。换句话说，对于瓦片(2，0)而言，传输线701是发送总线，传输线702是接收总线；对于瓦片(3，0)而言，传输线702是发送总线，传输线701是接收总线。99.如图7所示，瓦片(2，0)和瓦片(2，1)通过传输线711和传输线712相连，其中瓦片(2，0)通过传输线711向瓦片(2，1)发送数据，瓦片(2，0)通过传输线712接收瓦片(2，1)发送的数据；相应的，瓦片(2，1)通过传输线712向瓦片(2，0)发送数据，瓦片(2，1)通过传输线711接收瓦片(2，0)发送的数据。换句话说，对于瓦片(2，0)而言，传输线711是发送总线，传输线712是接收总线；对于瓦片(2，1)而言，传输线712是发送总线，传输线711是接收总线。100.同一个晶片内同列的任意两个瓦片都可以通过总线603互相传输数据，同行的任意两个瓦片都可以通过总线604互相传输数据。因此，总线603和总线604这类总线也可以称为全连接(full-mesh)总线。101.类似的，如图7所示的每组传输线可以包括k个传输线子组，该k个传输线子组中的每个传输线子组可以包括一条或者多条传输线。k为大于或等于1的正整数。102.每个传输线子组包括的传输线数量可以根据每个传输线子组的宽度需求和单条传输线的宽度决定。例如，单条传输线的宽度为1位，每个传输线子组的宽度需求为8位，那么每个传输线子组中需要包括8条传输线。103.在一些实施例中，如果如图6所示的晶片为如图3所示的晶片301或晶片303，那么总线603可以被配置为使能，总线604可以被配置为使能也可以被配置为不使能；如果图6所示的晶片为如图3所示的晶片302或晶片304，那么总线604可以被配置为使能，总线603可以被配置为使能也可以被配置为不使能。104.图8是一个瓦片的示意图。如图8所示的瓦片可以是如图3至图7中的任一个瓦片。如图8所示的瓦片800包括内核单元810和交换单元820。105.内核单元801包括五个接口分别为接口a’，接口b’，接口c’，接口d’和接口e’，其中接口a’是与multidrop总线连接的接口，接口b’是与汇聚总线连接的接口，接口c’是与full-mesh总线连接的接口，接口d’是空闲接口或者其他功能端口，接口e’网络侧接口。106.如图8所示的瓦片800还包括接口a，接口b，接口c，接口d和接口e。接口e与接口e’相连。107.交换单元820可以用于控制接口a，接口b，接口a’和接口b’的连接关系。例如，交换单元802可以控制接口a与接口a’相连，接口b和接口b’相连。此时，接口a是与multidrop总线连接的接口(即与行总线连接的接口)，接口b是汇聚总线连接的接口(即与列总线连接的接口)。又如，交换单元802可以控制接口a与接口b’相连，接口b与接口a’相连。此时，接口b是与multidrop总线连接的接口，接口a是汇聚总线连接的接口。108.交换单元820还可以用于控制接口c，接口d和接口c’的连接关系。例如，交换单元820可以控制接口c与接口c’相连。此时，接口c是full-mesh总线接口。又如，交换单元820还可以控制接口d与接口c’相连。此时，接口d是full-mesh总线接口。109.交换单元820还可以用于控制接口c，接口d和接口d’的连接关系。例如，交换单元820可以控制接口c与接口d’相连。此时，接口c的功能和接口d’的功能相同。又如，交换单元820还可以控制接口d与接口d’相连。此时，接口d的功能和接口d’的功能相同。110.在一些实施例中，交换单元820可以包括两个子交换单元，可以分别称为第一子交换单元和第二子交换单元，第一子交换单元用于控制接口a，接口b，接口a’和接口b’的连接关系。第二子交换单元用于控制接口c，接口d，接口c’和接口d’的连接关系。111.在一些实施例中，瓦片800中的接口a，接口b，接口c，接口d，接口a’，接口b’，接口c’可以有如下连接关系：接口a与接口a’相连，接口b和接口b’相连，接口d与接口c’相连。为了便于描述，可以将这种连接关系称为为第一连接关系。112.在另一些实施例中，瓦片800中的接口a，接口b，接口c，接口d，接口a’，接口b’，接口c’可以有如下连接关系：接口a与接口b’相连，接口b和接口a’相连，接口c与接口c’相连。为了便于描述，可以将这种连接关系称为为第二连接关系。113.如果瓦片800是如图3所示的瓦片301或瓦片303，那么瓦片800中的接口a，接口b，接口c，接口d，接口a’，接口b’，接口c’的连接关系为第一连接关系；如果瓦片800是如图3所示的瓦片302或瓦片304，那么瓦片800中的接口a，接口b，接口c，接口d，接口a’，接口b’，接口c’的连接关系是第二连接关系。114.在一些实施例中，内核单元810中也可以不包括接口d’。115.图9是瓦片中的内核单元示意性结构图。116.图9中901是网络侧输入总线接口；902是网络侧输出总线接口；901和902组成图8中内核单元810的e’接口。117.903是行总线输出接口，连接的是横向跨晶片(例如晶片301到晶片302)发送接收总线。例如，如果内核单元900是如图4所示的晶片301中的瓦片(2，0)的内核单元，那么903用于连接传输线405的输出接口。118.904是行总线输入接口，连接的是横向跨晶片发送接收总线和横向跨晶片接收总线。例如，如果内核单元900是如图4所示的晶片301中的瓦片(2，0)的内核单元，那么904用于连接传输线401至408的输入接口。119.903和904组成图8中内核单元810的a’接口。120.905是列总线输入接口1，连接的是纵向跨晶片(例如晶片301到晶片304)发送总线。例如，如果内核单元900是如图4所示的晶片301中的瓦片(0，2)的内核单元，那么905用于连接传输线501至504的输入接口。121.906是列总线输出接口，连接的是纵向跨晶片发送总线。例如，如果内核单元900是如图4所示的晶片301中的瓦片(0，2)的内核单元，那么906用于连接传输线501至504的输出接口。122.907是列总线输入接口2，连接的是纵向跨晶片接收总线。例如，如果内核单元900是如图4所示的晶片301中的瓦片(0，2)的内核单元，那么907用于连接传输线505的输入接口。123.905、906、907组成图8中内核单元810的b’接口。124.908是full-mesh总线输出接口；909是full-mesh总线输入接口；908和909组成图8中内核单元810的c’接口。125.910是输入数据缓存，负责存储来自901的数据。126.911是一个路径选择模块，负责为输入的流量选择芯片目的端口。127.912是行数据缓存，负责存储来自横向跨晶片接收总线的数据。128.913是一个8×8的交换单元，负责交换来自所在瓦片在整芯片物理同行的8个瓦片、去往所在瓦片在整芯片物理同列的8个瓦片的流量，其中，去往所在瓦片同晶片同列不同瓦片的流量，经由908端口输出；去往所在瓦片网络侧总线的流量，经由内部互连线918发送给902端口输出，去往所在瓦片纵向临晶片的流量，经由内部互连线919发送给906端口输出。129.914是列数据缓存，接收来自所在瓦片在整芯片物理同列的8个瓦片、发往本瓦片网络侧出口的流量；915是一个5选1的交换单元；916是一个输出数据缓存，存储发往本瓦片网络侧出口的流量；917是一个汇聚数据缓存，存储多到1汇聚的流量。130.类似的，图9中连接每个接口可以对应k个传输线子组，每个传输线子组包括一条或多条传输线，k为大于或等于1的正整数。131.图10是根据本技术实施例提供的一种芯片的示意性结构框图。如图10所示，芯片1000包括晶片1001、晶片1002、晶片1003和晶片1004。132.如图10所示，晶片1001、晶片1002、晶片1003和晶片1004中的每个晶片都包括4×4个瓦片(tile)。晶片1001与晶片1003旋转对称，且旋转角度为180°；晶片1002与晶片1004旋转对称，且旋转角度为180°。133.如图10所示，芯片1000的第3行瓦片共包括8个瓦片，8个瓦片中包括晶片1001中四个瓦片(分别为瓦片(2，0)，瓦片(2，1)，瓦片(2，2)和瓦片(2，3))和晶片1002中的四个瓦片(分别为瓦片(2，3)，瓦片(2，2)，瓦片(2，1)和瓦片(2，0))。晶片1001中的四个瓦片通过总线1011相连，晶片1002中的四个瓦片通过总线1012相连。总线1011与总线1012相连。总线1011与晶片1001的发送接口(图中未示出)相连，晶片1001的发送接口(图中未示出)与晶片1002的接收接口(图中未示出)相连，总线1012与晶片1002的接收接口(图中未示出)相连。134.如图10所示，芯片1000的第3列瓦片共包括8个瓦片，8个瓦片中包括晶片1001中四个瓦片(分别为瓦片(0，2)，瓦片(1，2)，瓦片(2，2)和瓦片(3，2))和晶片1004中的四个瓦片(分别为瓦片(3，2)，瓦片(2，2)，瓦片(1，2)和瓦片(0，2))。晶片1001中的四个瓦片通过总线1013相连，晶片1004中的四个瓦片通过总线1014相连。总线1013与总线1014相连。总线1013与晶片1001的发送接口(图中未示出)相连，晶片1001的发送接口(图中未示出)与晶片1004的接收接口(图中未示出)相连，总线1014与晶片1002的接收接口(图中未示出)相连。135.图3所示的芯片中的总线311，总线312，总线313和总线314是可配置的。总线311，总线312，总线313和总线314根据晶片所在的位置进行配置。图3所示的芯片中，总线311和总线312被配置为行总线，总线313和总线314被配置为列总线。而图10所示的芯片中，总线1011，总线1012，总线1013和总线1014的功能可以是固定的。换句话说，总线1011，总线1012，总线1013和总线1014不是可配置的总线。总线1011和总线1012是行总线，总线1013和总线1014是列总线。136.图10所示的芯片中，行总线(例如总线1011和总线1012)连接每行瓦片中各个瓦片的连接方式与如图4所示的连接方式类似，为了简洁，在此就不再赘述。列总线(例如总线1013和总线1014)连接每行瓦片中各个瓦片的连接方式与如图5所示的连接方式类似，为了简洁，在此就不再赘述。137.图11是如图10所示的芯片中的一个瓦片的结构示意图。如图11所示的瓦片1100包括内核单元1101。138.内核单元1101包括五个接口分别为接口a’，接口b’，接口c’，接口d’和接口e’，其中接口a’是与multidrop总线连接的接口，接口b’是与汇聚总线连接的接口，接口c’是与full-mesh总线连接的接口，接口d’是空闲接口或者其他功能端口，接口e’网络侧接口。139.如图11所示的瓦片1100还包括接口a，接口b，接口c，接口d和接口e。接口e与接口e’相连。140.接口a与接口a’相连，接口b和接口b’相连，c与接口c’相连，接口d和接口d’相连。141.在一些实施例中，内核单元1101中也可以不包括接口d’。142.如上所述，图10所示的芯片中的行总线和列总线的功能是固定的，不再是可以配置的。因此，芯片中的每个瓦片中可以不再需要交换单元来控制瓦片中各个接口的功能。143.图12是根据本技术实施例提供的一种芯片的示意性结构框图。如图12所示，芯片1200包括晶片1201和晶片1202。144.如图12所示，晶片1201和晶片1202中的每个晶片都包括4×4个瓦片(tile)。晶片1201与晶片1202旋转对称，且旋转角度为180°。145.如图12所示，芯片1200的第3行瓦片共包括4个瓦片，8个瓦片中包括晶片1201中四个瓦片(分别为瓦片(2，0)，瓦片(2，1)，瓦片(2，2)和瓦片(2，3))。晶片1201中的四个瓦片通过总线1211相连。146.如图12所示，芯片1200的第3列瓦片共包括8个瓦片，8个瓦片中包括晶片1201中四个瓦片(分别为瓦片(0，2)，瓦片(1，2)，瓦片(2，2)和瓦片(3，2))和晶片1204中的四个瓦片(分别为瓦片(3，1)，瓦片(2，1)，瓦片(1，1)和瓦片(0，1))。晶片1201中的四个瓦片通过总线1212相连，晶片1204中的四个瓦片通过总线1213相连。总线1212与总线1213相连。总线1212与晶片1201的发送接口(图中未示出)相连，晶片1201的发送接口(图中未示出)与晶片1204的接收接口(图中未示出)相连，总线1213与晶片1202的接收接口(图中未示出)相连。147.图3所示的芯片中的总线311，总线312，总线313和总线314是可配置的。总线311，总线312，总线313和总线314根据晶片所在的位置进行配置。图3所示的芯片中，总线311和总线312被配置为行总线，总线313和总线314被配置为列总线。而图12所示的芯片中，总线1211，总线1212和总线1213的功能可以是固定的。换句话说，总线1211，总线1212和总线1213不是可配置的总线。总线1211是行总线，总线1212和总线1214是列总线。148.图12所示的芯片中，行总线(例如总线1211)连接每行瓦片中各个瓦片的连接方式与如图4所示的连接方式类似，为了简洁，在此就不再赘述。列总线(例如总线1212和总线1213)连接每行瓦片中各个瓦片的连接方式与如图5所示的连接方式类似，为了简洁，在此就不再赘述。149.图12中的每个瓦片的结构与图11相同。150.上述实施例中，每个晶片中的瓦片阵列的行数和列数都是相等的且都等于4。在另一些实施例中，每个晶片的瓦片阵列中的行数和列数可以不相同，也可以是其他大于或等于2的正整数。换句话说，晶片中的瓦片阵列可以包括n×m个瓦片，n和m为大于或等于2的正整数，n与m的取值可以相同也可以不相同。151.图13是另一种内核单元的示意图。如图13所示的内核单元是在晶片中的瓦片阵列包括n×m个瓦片的情况下的内核单元。152.图13是瓦片中的内核单元示意性结构图。153.图13中1301是网络侧输入总线接口；1302是网络侧输出总线接口；1301和1302组成图8中内核单元810的e’接口。154.1303是行总线输出接口，连接的是横向跨晶片发送接收总线。155.1304是行总线输入接口，连接的是横向跨晶片发送接收总线和横向跨晶片接收总线。1304可以对应2m×k个传输线子组。156.1303和1304组成图8中内核单元810的a’接口。157.1305是列总线输入接口1，连接的是纵向跨晶片送总线。1305可以对应n×k个传输线子组。158.1306是列总线输出接口，连接的是纵向跨晶片发送总线。1306可以对应n×k个传输线子组。159.1307是列总线输入接口2，连接的是纵向跨晶片接收总线。160.1305、1306、1307组成图8中内核单元810的b’接口。161.1308是full-mesh总线输出接口；1309是full-mesh总线输入接口；1308和1309组成图8中内核单元810的c’接口。1308可以对应(n-1)×k个传输线子组，1309也可以对应(n-1)×k个传输线子组。162.1310是输入数据缓存，负责存储来自1301的数据。163.1311是一个路径选择模块，负责为输入的流量选择芯片目的端口。164.1312是行数据缓存，负责存储来自横向跨晶片接收总线的数据。165.1313是一个(2nk)×(2mk)的交换单元，负责交换来自所在瓦片在整芯片物理同行的2m个瓦片、去往所在瓦片在整芯片物理同列的2n个瓦片的流量，其中，去往所在瓦片同晶片同列不同瓦片的流量，经由1308端口输出；去往所在瓦片网络侧总线的流量，经由内部互联线1318发送给1302端口输出；去往所在瓦片纵向临晶片的流量，经由内部互联线1319发送给1306端口输出。166.1314是列数据缓存，接收来自所在瓦片在整芯片物理同列的2n个瓦片、发往本瓦片网络侧出口的流量；1315是一个(nk+k)×k的交换单元；1316是一个输出数据缓存，存储发往本瓦片网络侧出口的流量；1317是一个汇聚数据缓存，存储多到1汇聚的流量。167.全芯片任意两个端口(源端口，目的端口)之间流量的交换，均会映射在2个瓦片之间流量的交换(源瓦片，目的瓦片，且存在源瓦片和目的瓦片为同一个瓦片的可能)；流量从源瓦片到目的瓦片之间的交换流程遵循先横向发送后纵向发送的原则；此处的横向指的是整芯片的同晶片或者不同晶片之间的横向发送；此处的纵向指的是整芯片的同晶片或者不同晶片之间的纵向发送。168.任意两个端口之间的流量交换可以遵循以下四种交换流程中的一种。169.交换流程1(芯片的源端口和目的端口映射在同1个晶片上)为：芯片源端口-》晶片的网络侧端口-》源瓦片-》行总线(不跨晶片)-》中间瓦片-》晶片内纵向full-mesh总线-》目的瓦片-》晶片的网络侧端口-》芯片目的端口。170.交换流程2(芯片的源端口和目的端口映射在2个横向相邻的晶片上)为：芯片源端口-》晶片的网络侧端口-》源瓦片-》行总线(横向跨晶片)-》中间瓦片-》晶片内纵向full-mesh线-》目的瓦片-》晶片的网络侧端口-》芯片目的端口。171.交换流程3(芯片的源端口和目的端口映射在2个纵向相邻的晶片上)为：芯片源端口-》瓦片的网络侧端口-》源瓦片-》行总线(不跨die)-》中间瓦片-》列总线(纵向跨晶片)-》目的瓦片-》晶片的网络侧端口-》芯片目的端口。172.交换流程4(芯片的源端口和目的端口映射在2个对角晶片上)为：芯片源端口-》晶片的网络侧端口-》源瓦片-》行总线(横向跨晶片)-》中间瓦片-》列总线(纵向跨晶片)-》目的瓦片-》晶片的网络侧端口-》芯片目的端口。173.图14是一个芯片的示意图。如图14所示，假设左上角的晶片为晶片a、右上角的晶片为晶片b，右下角的晶片为晶片c，左下角的晶片为晶片d。用die-axy表示晶片a中标识为(x，y)的瓦片，例如，die-a01表示晶片a中标识为(0，1)的瓦片，die-a33表示晶片a中标识为(3，3)的瓦片。174.总线1401被配置为multidrop总线，总线1402和总线1403被配置为汇聚总线，总线1405和总线1406是full-mesh总线。175.假设源瓦片为die-a00，目的瓦片为die-a33。那么源瓦片die-a00将流量通过总线1401发送至中间瓦片die-a03，中间瓦片die-a03通过总线1405将流量发送至目的瓦片die-a33。176.假设源瓦片为die-a00，目的瓦片为die-b03。那么源瓦片die-a00将流量通过总线1401发送至中间瓦片die-b00，中间瓦片die-b00通过总线1406将流量发送至目的瓦片die-b03。177.假设源瓦片为die-a00，目的瓦片为die-c02。那么源瓦片die-a00将流量通过总线1401发送至中间瓦片die-b20，中间瓦片die-b20通过总线1402将流量发送至目的瓦片die-c02。178.假设源瓦片为die-a00，目的瓦片为die-d20。那么源瓦片die-a00将流量通过总线1401发送至中间瓦片die-a02，中间瓦片die-a02通过总线1403将流量发送至目的瓦片die-d20。179.如图3、图12和图14所示的芯片可以通过一次流片制造。这是因为如图3和图14所示的每个芯片中包含的晶片在物理上的结构是完全相同的，只是因为每个晶片根据所在的位置采用不同的配置(例如根据晶片所在的位置将可配置总线配置为行总线或列总线)。180.如图10所示的芯片可能需要两至三次流片才能制造。这是因为晶片1001顺时针旋转90度后，与晶片1002的结构并不是相同的。顺时针旋转90度后的晶片1001的总线1011与晶片1002中的总线1012是垂直的。类似的，晶片1003顺时针旋转90度后与晶片1004的结构也不是相同的。因此，如图10所示的芯片需要两至三次流片才能制造。181.如图3、图10、图12和图14所示的芯片中纵向晶片间是通过列总线传输流量。因此，纵向晶片间互联代价较小。如果纵向晶片间也采用full-mesh总线，那么两个晶片间一列瓦片所需的纵向full-mesh总线的数量是一个晶片一列的瓦片总数的平方。以图3为例，假设晶片301和晶片304之间纵向采用full-mesh总线相连，那么每列瓦片需要16对full-mesh总线，晶片301和晶片304之间总共需要64对full-mesh总线。而如果晶片301和晶片304之间使用汇聚总线相连，那么晶片301和晶片304之间只需要四组汇聚总线。可见，纵向晶片间如果采用汇聚总线相连，可以减少晶片间的总线数目。182.此外。一对full-mesh总线包括一个发送总线和一个接收总线。如果晶片的网络侧带宽需求为x，那么full-mesh总线中的发送总线的带宽需求和接收总线的带宽需求都为x，那么一对full-mesh总线的带宽需求为2x。可见，如果纵向晶片间采用full-mesh总线相连，会导致纵向带宽膨胀的问题。而上述实施例中纵向晶片间采用汇聚总线相连可以避免这个问题。每个汇聚总线的带宽与晶片的网络侧带宽需求是相同的。183.本技术实施例还提供一种电子设备。该电子设备包括以上任一所述的芯片或以上任一所述的集成电路。该集成电路包括瓦片、内核单元、或者晶片。该电子设备可以是网络设备，如交换机或路由器，也可以是服务器或存储设备。可以理解的是，该电子设备除了包括以上任一所述的芯片或以上任一所述的集成电路以外，还可以包括一些必要的部件，例如输入输出电路、电源等。184.本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。185.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。186.在本技术所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。187.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。188.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。189.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!