阵列基板及其制作方法、显示装置与流程 专利技术说明

摄影电影;光学设备的制造及其处理,应用技术1.本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其制作方法、显示装置。背景技术：2.从crt(cathode ray tube，阴极射线管)时代到液晶显示(lcd，liquid crystal display)时代，再到现在到来的oled(organic light-emitting diode，有机发光二极管)时代和发光二极管显示时代，显示行业经历了几十年的发展变得日新月异。显示产业已经与我们的生活息息相关，从传统的手机、平板、电视和pc，再到现在的智能穿戴设备、vr、车载显示等电子设备都离不开显示技术。3.阵列基板是显示面板的重要组成部分，阵列基板上包括多个晶体管，在阵列基板的制作工艺中，在完成晶体管的制作后，会在晶体管一侧沉积绝缘层，利用刻蚀的方式在绝缘层上形成过孔，再在绝缘层上形成电极层，使得电极层与晶体管电连接。但是，传统阵列基板的制作工艺中，在绝缘层上形成过孔的过程中，难免会在过孔内发生侧刻的现象，造成电极层与晶体管之间接触不良，导致产品显示异常例如出现暗点不良的现象，降低了产品良率。技术实现要素：4.有鉴于此，本发明提供了一种阵列基板及其制作方法、显示装置，旨在降低在形成第一开孔的过程中第一绝缘层发生侧刻的风险，改善暗点不良现象，提升产品良率。5.第一方面，本技术提供一种阵列基板，包括：6.衬底、设置于衬底一侧的晶体管；7.设置于所述晶体管背离所述衬底一侧的第一绝缘层和第二绝缘层，沿所述阵列基板的厚度方向，所述第一绝缘层位于所述第二绝缘层和所述衬底之间；8.第一开孔，沿所述阵列基板的厚度方向，所述第一开孔贯穿所述第一绝缘层和所述第二绝缘层，且暴露所述晶体管的漏极；9.辅助垫层，位于所述第一绝缘层和所述第二绝缘层之间，所述辅助垫层环绕所述第一开孔设置，且所述第一开孔暴露所述辅助垫层的侧壁；10.第一电极，位于所述第二绝缘层背离所述衬底的一侧，且所述第一电极的至少部分位于所述第一开孔中、与所述辅助垫层的侧壁接触并且与所述晶体管的漏极电连接。11.第二方面，本发明提供一种阵列基板的制作方法，包括：12.提供一衬底，并在所述衬底上制作晶体管层，所述晶体管层包括多个晶体管；13.在所述晶体管层背离所述衬底的一侧制作第一绝缘层；14.在所述第一绝缘层背离所述衬底的一侧制作辅助层，沿所述阵列基板的厚度方向，所述辅助层与所述晶体管的漏极交叠；15.在辅助层背离所述第一绝缘层的一侧制作第二绝缘层；16.通过一道刻蚀工艺对所述第一绝缘层、所述辅助层和所述第二绝缘层进行刻蚀，形成第一开孔和辅助垫层，其中，所述辅助垫层环绕所述第一开孔，且所述第一开孔暴露所述晶体管的漏极以及所述辅助垫层的侧壁；17.在所述的第二绝缘层背离所述衬底的一侧制作第一电极，使所述第一电极的至少部分位于所述第一开孔中、与所述辅助垫层的侧壁接触并且与所述晶体管的漏极电连接。18.第三方面，本发明还提供一种显示装置，包括本发明第一方面所提供的阵列基板。19.与现有技术相比，本发明提供的阵列基板及其制作方法、显示装置，至少实现了如下的有益效果：20.本发明所提供的阵列基板和显示装置中，在阵列基板的晶体管背离衬底的一侧设置有第一绝缘层和第二绝缘层以及贯穿第一绝缘层和第二绝缘层的第一开孔，第一电极中的至少部分位于第一开孔中，与晶体管的漏极形成电连接。特别是，本发明在第一绝缘层和第二绝缘层之间引入了辅助垫层，辅助垫层环绕第一开孔设置，且第一开孔暴露辅助垫层的侧壁，如此，在通过刻蚀的方法形成第一开孔时，由于辅助垫层的阻挡作用，能够在很大程度上避免第一开孔在第一绝缘层和第二绝缘层的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极与晶体管的连接不可靠的现象，因此有利于提升第一电极与晶体管的连接可靠性，避免或减小暗点不良现象的发生，故有利于提升产品的显示可靠性以及生产良率。21.本发明实施例所提供的阵列基板的制作方法中，在在第一绝缘层和第二绝缘层之间引入了辅助层，通过一道刻蚀工艺对第一绝缘层、辅助层和第二绝缘层进行刻蚀形成第一开孔，刻蚀后的辅助层形成环绕的一开孔的辅助垫层，辅助层的引入有效减小或者避免了第一开孔在第一绝缘层和第二绝缘层的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极与晶体管的连接不可靠的现象。通过一道刻蚀工艺形成第一开孔的方式，既有利于避免暗点不良现象的发生，又有利于简化生产工艺，提高生产效率。22.当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。23.通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。附图说明24.被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。25.图1所示为相关技术中阵列基板的一种膜层示意图；26.图2所示为本发明实施例所提供的阵列基板的俯视图；27.图3所示为图2中阵列基板的一种膜层示意图；28.图4所示为本发明实施例所提供的阵列基板中辅助垫层、第一电极以及第一开孔的一种俯视图；29.图5所示为图2中阵列基板的另一种膜层示意图；30.图6所示为图2中阵列基板的另一种膜层示意图；31.图7所示为图2中阵列基板的另一种膜层示意图；32.图8所示为图2中阵列基板的另一种膜层示意图；33.图9所示为本发明实施例所提供的阵列基板的一种制作流程图；34.图10所示为本发明实施例所提供的阵列基板制作过程中所形成的中间产品的一种结构示意图；35.图11所示为本发明实施例所提供的阵列基板制作过程中所形成的中间产品的另一种结构示意图；36.图12所示为本发明实施例所提供的阵列基板制作过程中所形成的中间产品的另一种结构示意图；37.图13所示为本发明实施例所提供的阵列基板制作过程中所形成的中间产品的另一种结构示意图；38.图14所示为本发明实施例所提供的阵列基板制作过程中所形成的中间产品的另一种结构示意图；39.图15所示为本发明实施例所提供的显示装置的一种结构示意图。具体实施方式40.现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。41.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。42.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。43.在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。44.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。45.图1所示为相关技术中阵列基板100’的一种膜层示意图，请参考图1，相关技术中，阵列基板100’上设置有两层钝化层20’，电极41’和晶体管10’分别位于两层钝化层20’整体的两侧。由于钝化层20’的膜层较厚，且两层钝化层20’的材质相同，在一层钝化层20’上形成另一层钝化层20’的过程中，若两层钝化层20’搭接不可靠，在对两层钝化层20’刻蚀形成连接电极41’和晶体管10’的刻蚀孔k1’时，在刻蚀孔k1’中两层钝化层20’交界的位置极易出现侧刻(如图1中圆形虚框示出的部分)的现象。为实现电极41’与晶体管10’的电连接，电极41’的部分材料会从刻蚀孔k1’的顶部流淌至孔底，与晶体管10’搭接。但是，由于刻蚀孔k1’内存在侧刻的现象，刻蚀孔k1’中的电极41’材料极易出现断裂，进而导致刻蚀孔k1’内的电极41’材料与晶体管10’的搭接阻抗变大甚至断开连接，对显示效果造成的直接影响是可能会在对应的区域出现暗点不良的现象，影响显示面板的整体显示效果。46.鉴于此，本发明提供一种阵列基板及其制作方法、显示装置，旨在降低在形成第一开孔的过程中第一绝缘层发生侧刻的风险，改善暗点不良现象，提升产品良率。47.图2所示为本发明实施例所提供的阵列基板100的俯视图，图3所示为图2中阵列基板100的一种膜层示意图，该膜层示意图体现了阵列基板100中的第一电极41与晶体管10的一种连接示意，图4所示为本发明实施例所提供的阵列基板100中辅助垫层30、第一电极41以及第一开孔k1的一种俯视图，请参考图2至图4，本发明实施提供一种阵列基板100，包括：48.衬底00、设置于衬底00一侧的晶体管10；49.设置于晶体管10背离衬底00一侧的第一绝缘层21和第二绝缘层22，沿阵列基板100的厚度方向，第一绝缘层21位于第二绝缘层22和衬底00之间；50.第一开孔k1，沿阵列基板100的厚度方向，第一开孔k1贯穿第一绝缘层21和第二绝缘层22，且暴露晶体管10的漏极；51.辅助垫层30，位于第一绝缘层21和第二绝缘层22之间，辅助垫层30环绕第一开孔k1设置，且第一开孔k1暴露辅助垫层30的侧壁；52.第一电极41，位于第二绝缘层22背离衬底00的一侧，且第一电极41的至少部分位于第一开孔k1中、与辅助垫层30的侧壁接触并且与晶体管10的漏极电连接。53.需要说明的是，图2仅以矩形结构的阵列基板100为例进行说明，并不对阵列基板100的实际形状进行限定，在本发明的一些其他实施例中，阵列基板100的形状还可体现为圆角矩形、圆形或者其他异形。而且，图2中也仅对阵列基板100上的部分第一电极41进行了示意，并不代表阵列基板100所包含的第一电极41的实际数量。图3仅对阵列基板100的一种膜层结构进行了示意，并不代表阵列基板100实际所包含的膜层数量和膜层厚度。图4仅对辅助垫层30、第一电极41和第一开孔k1的一种俯视关系进行了示意，并不代表实际的尺寸。54.具体而言，继续参考图2和图3，本发明所提供的阵列基板100中通常设置有多个像素驱动电路，像素驱动电路包括多个晶体管10，虽然图2和图3仅示出了与第一电极41连接的一个晶体管10，但并不代表与第一电极41所对应的像素驱动电路中晶体的实际数量。可选地，阵列基板还包括多条扫描线s和多条数据线d，与第一电极41所连接的晶体管的栅极连接扫描线s，源极连接数据线d。本发明实施例中，在阵列基板100的晶体管10背离衬底00的一侧设置有第一绝缘层21和第二绝缘层22，第一电极41位于第二绝缘层22背离第一绝缘层21的一侧，为实现第一电极41与晶体管10的电连接，设置有沿阵列基板100的厚度方向贯穿第一绝缘层21和第二绝缘层22的第一开孔k1，第一电极41中的至少部分位于第一开孔k1中，与晶体管10的漏极形成电连接。55.特别是，本发明实施例在第一绝缘层21和第二绝缘层22之间引入了辅助垫层30，也就是说在第一绝缘层21和第二绝缘层22交界的至少部分区域引入了辅助垫层30，辅助垫层30环绕第一开孔k1设置，且第一开孔k1暴露辅助垫层30的侧壁，如此，在通过刻蚀的方法形成第一开孔k1时，由于辅助垫层30的阻挡作用，能够在很大程度上避免第一开孔k1在第一绝缘层21和第二绝缘层22的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极41与晶体管10的连接不可靠的现象，因此有利于提升第一电极41与晶体管10的连接可靠性，当将本发明所提供的阵列基板100应用于显示产品中时，能够避免或减小暗点不良现象的发生，故有利于提升产品的显示可靠性以及生产良率。56.可选地，本发明实施例中的第一绝缘层21和第二绝缘层22均为钝化层。57.在本发明的一种可选实施方式中，辅助垫层30为导电材料层。58.具体而言，本发明实施例中，将第一绝缘层21和第二绝缘层22之间的辅助垫层30设置为导电材料层，第一电极41中位于第一开孔k1中的部分将能够与辅助垫层30搭接，辅助垫层30可看作是第一电极41与晶体管10的导电搭接平台，有利于避免第一电极41中位于第一开孔k1中的部分在第一开孔k1中出现断裂的现象，因而有利于保证第一电极41与晶体管10之间电连接的可靠性，避免在将阵列基板100应用于显示产品中时出现暗点不良的现象。59.可选地，本发明实施例中的辅助垫层30除体现为导电材料层外，还可体现为与第一绝缘层21和第二绝缘层22材料不同的非导电材料层。60.需要说明的是，本发明实施例中的辅助垫层30除与第一电极41形成电连接外，并未与阵列基板100上的其他导电层电连接，也就是说，辅助垫层30上的信号和与其连接的第一电极41上的信号是一致的，从而避免当辅助垫层30与其他膜层连接时对第一电极41上的信号准确性造成影响。61.图5所示为图2中阵列基板100的另一种膜层示意图，该膜层示意图除体现阵列基板100中的第一电极41与晶体管10的连接示意外，还进一步体现了阵列基板100中包括第一电极41和第二电极42时，第一电极41和第二电极42的一种相对位置关系。62.请参考图5，在本发明的一种可选实施方式中，本发明实施例中的阵列基板100还包括位于第一绝缘层21与第二绝缘层22之间的第二电极42，第二电极42与辅助垫层30绝缘，且沿阵列基板100的厚度方向，辅助垫层30与第二电极42的厚度相同。63.可选地，本发明实施例所提供的阵列基板100可应用于液晶显示产品，本发明实施例中引入的第一电极41和第二电极42分别对应液晶显示产品中的像素电极和公共电极，通过晶体管10向像素电极提供电压信号，使得像素电极和公共电极之间形成驱动液晶偏转的电压，进而实现显示功能。64.可选地，第二电极42和辅助垫层30均位于第一绝缘层21与第二绝缘层22之间，在实际制作过程中，在第一绝缘层21上形成第二电极42和辅助垫层30后，再在第二电极42和辅助垫层30背离第一绝缘层21的一侧形成第二绝缘层22。本发明实施例中设置辅助垫层30与第二电极42的厚度相同时，在辅助垫层30与第二电极42背离第一绝缘层21的一侧形成第二绝缘层22时，有利于保证第二绝缘层22背离第一绝缘层21的一侧表面的平整性，从而有利于保证形成于第二绝缘层22上的第二电极42的平整性，进而有利于保证当将阵列基板100应用于显示产品中时显示产品的显示均一性。65.图6所示为图2中阵列基板100的另一种膜层示意图，在本发明的一种可选实施方式中，辅助垫层30与第二电极42采用同一掩膜版在同一制作工序中制作。需要说明的是，为体现辅助垫层30与第二电极42采用同一制作工序制作，图6中对辅助垫层30和第二电极42进行了相同的填充。当然，其他实施例中辅助垫层30和第二电极42为不同的填充时，既可代表二者采用相同的材料制作，也可代表二者可采用不同的材料制作。66.具体而言，本发明实施例所提供的阵列基板100中，当将辅助垫层30与第二电极42均设置在第一绝缘层21与第二绝缘层22之间时，在第一绝缘层21上形成辅助垫层30与第二电极42的过程中，辅助垫层30与第二电极42可采用同一掩膜版在同一制作工序中制作，如此，无需为辅助垫层30引入另外的掩膜版及制作工艺，在制作第二电极42的过程中即可完成辅助垫层30的制作，因而有利于简化阵列基板100整体的制作工艺，提高整列基板的生产效率。67.图7所示为图2中阵列基板100的另一种膜层示意图，该膜层示意图除体现阵列基板100中的第一电极41与晶体管10的连接示意外，还体现了辅助垫层30与第二绝缘层22的另一种相对位置关系。图5和图6所示的膜层示意图中，第一开孔k1仅暴露辅助垫层30的侧面；图7所示的膜层示意图中，第一开孔k1除暴露辅助垫层30的侧面外，还暴露了辅助垫层30朝向第二绝缘层22的至少部分表面。68.请参考图7，在本发明的一种可选实施方式中，第一开孔k1暴露辅助垫层30背离衬底00一侧的至少部分表面，第一电极41还与辅助垫层30背离衬底00一侧的至少部分表面接触。69.具体而言，本发明实施例所提供的阵列基板100中，在第一绝缘层21和第二绝缘层22之间引入了辅助垫层30，当形成第一开孔k1时，第一开孔k1实际上是分别贯穿第二绝缘层22、辅助垫层30和第一绝缘层21的，如此，第一开孔k1将暴露辅助垫层30的侧壁。进一步地，本实施例中的第一开孔k1还暴露了辅助垫层30朝向第二绝缘层22的至少部分表面，当在第二绝缘层22背离第一绝缘层21的一侧形成第一电极41时，第一电极41位于第一开孔k1中的部分将既与辅助垫层30的侧壁接触，又与辅助垫层30朝向第二绝缘层22的表面接触，如此有效增大了第一电极41与辅助垫层30的接触面积，从而有利于提升第一电极41与辅助垫层30之间的电连接的可靠性，更加有利于避免第一电极41位于第一开孔k1中的部分出现断裂的现象，因此更加有利于提升第一电极41与晶体管10的连接可靠性，避免将阵列基板100应用于显示产品中时出现暗点不良的现象。70.继续参考图7，在本发明的一种可选实施方式中，辅助垫层30背离衬底00一侧的至少部分表面由第二绝缘层22覆盖。71.需要说明的是，当辅助垫层30背离衬底00的一侧表面均被第一开口暴露时，在刻蚀形成第一开孔k1的过程中，沿平行于第二绝缘层22所在平面的表面，位于辅助垫层30远离开孔一侧的第一绝缘层21极有可能发生不期望的刻蚀，影响整列基板的功能可靠性。故，当本发明中的第一开孔k1暴露辅助垫层30朝向第二绝缘层22的至少部分表面以提高第一电极41与辅助垫层30之间的连接可靠性时，还确保辅助垫层30中朝向第二绝缘层22的其余表面被第二绝缘层22所覆盖，也就是说，在刻蚀形成第一开孔k1的过程中有效避免了对位于辅助垫层30远离第一开孔k1一侧的第一绝缘层21造成不期望的刻蚀现象，因而有利于提高阵列基板100的功能稳定性。72.请参考图5至图7，在本发明的一种可选实施方式中，阵列基板100还包括位于晶体管10与第一绝缘层21之间的平坦层50，平坦层50包括暴露晶体管10的漏极的第二开孔k2，沿阵列基板100的厚度方向，第一开孔k1和的第二开孔k2交叠。73.具体而言，本发明实施例在晶体管10背离衬底00的一侧形成平坦层50，从而为晶体管10之上的其余膜层提供平坦化的表面，便于后续膜层的制作。这样，晶体管10与第一电极41之间的绝缘层除包括第一绝缘层21和第二绝缘层22外，还包括位于第一绝缘层21朝向衬底00一侧的平坦层50。在实际制作过程中，在晶体管10之上完成平坦层50的制作后，为实现后续形成的第一电极41与晶体管10的电连接，可首先在平坦层50上形成第二开孔k2，该第二开孔k2暴露晶体管10的漏极，然后再在平坦层50背离衬底00的一侧形成第一绝缘层21、辅助垫层30和第二电极42层、第二绝缘层22，在完成第二绝缘层22的制作之后，再通过刻蚀的方式形成贯穿第二绝缘层22、辅助垫层30以及第一绝缘层21的第一开孔k1。本发明实施例设置第一开孔k1和第二开孔k2沿阵列基板100的厚度方向交叠，从而使得第一开孔k1能够通过第二开孔k2暴露出晶体管10的漏极，如此，在第二绝缘层22背离衬底00的一侧形成第一电极41时，进入第一开孔k1中的第一电极41能够与晶体管10的漏极形成电连接，提升第一电极41与晶体管10的电连接可靠性。此外，在形成第一开孔k1的过程中，由于辅助垫层30的阻挡作用，能够在很大程度上避免第一开孔k1在第一绝缘层21和第二绝缘层22的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极41与晶体管10的连接不可靠的现象，因此有利于提升第一电极41与晶体管10的连接可靠性，当将本发明所提供的阵列基板100应用于显示产品中时，能够避免或减小暗点不良现象的发生，故有利于提升产品的显示可靠性以及生产良率。74.图8所示为图2中阵列基板100的另一种膜层示意图，该实施例示出了第一开孔k1与晶体管10的漏极的另外一种方案。在本发明的一种可选实施方式中，沿阵列基板100的厚度方向，晶体管10的漏极位于第二开孔k2中；第一开孔k1在衬底00的正投影位于漏极在衬底00的正投影范围内。75.具体而言，当在平坦层50上形成暴露晶体管10的漏极的第一开孔k1时，本实施例将第一开孔k1的孔径设置的较大，使得晶体管10的漏极完全被暴露，也就是说使得晶体管10的漏极完全位于第一开孔k1中。当再形成第一开孔k1时，本实施例限定第一开孔k1在衬底00的正投影位于晶体管10的漏极在衬底00的正投影范围内，如此，有利于增大第一电极41位于第一开孔k1中的部分与晶体管10的漏极之间的接触面积，因而有利于提升第一电极41与晶体管10的电连接可靠性。76.图9所示为本发明实施例所提供的阵列基板100的一种制作流程图，请参考图9，基于同一发明构思，本发明还提供一种阵列基板100的制作方法，包括：77.s201、提供一衬底00，并在衬底00上制作晶体管层11，晶体管层11包括多个晶体管10，请参考图10，图10所示为本发明实施例所提供的阵列基板100制作过程中所形成的中间产品的一种结构示意图；78.可选地，在衬底00上形成晶体管层11之后，还包括在晶体管层11背离衬底00的一侧形成平坦层50，并在平坦层50上形成第二开孔k2的步骤，其中，沿衬底00的厚度方向，第二开孔k2与晶体管10的漏极交叠。79.s202、在晶体管层11背离衬底00的一侧制作第一绝缘层21，具体为，在平坦层50背离衬底00的一侧制作第一绝缘层21，此时，至少部分第一绝缘层21将填充于第二开孔k2中。请参考图11，图11所示为本发明实施例所提供的阵列基板100制作过程中所形成的中间产品的另一种结构示意图；80.s203、在第一绝缘层21背离衬底00的一侧制作辅助层31，沿阵列基板100的厚度方向，辅助层31与晶体管10的漏极交叠，请参考图12，图12所示为本发明实施例所提供的阵列基板100制作过程中所形成的中间产品的另一种结构示意图；81.s204、在辅助层31背离第一绝缘层21的一侧制作第二绝缘层22，请参考图13，图13所示为本发明实施例所提供的阵列基板100制作过程中所形成的中间产品的另一种结构示意图；82.s205、通过一道刻蚀工艺对第一绝缘层21、辅助层31和第二绝缘层22进行刻蚀，形成第一开孔k1和辅助垫层30，其中，辅助垫层30环绕第一开孔k1，且第一开孔k1暴露晶体管10的漏极以及辅助垫层30的侧壁，请参考图14，图14所示为本发明实施例所提供的阵列基板100制作过程中所形成的中间产品的另一种结构示意图；83.s206、在的第二绝缘层22背离衬底00的一侧制作第一电极41，使第一电极41的至少部分位于第一开孔k1中、与辅助垫层30的侧壁接触并且与晶体管10的漏极电连接，请参考图3。84.具体而言，本发明实施例所提供的阵列基板100的制作方法中，在第一绝缘层21和第二绝缘层22之间引入了辅助层31，通过一道刻蚀工艺对第一绝缘层21、辅助层31和第二绝缘层22进行刻蚀形成第一开孔k1，刻蚀后的辅助层31形成环绕第一开孔k1的辅助垫层30，辅助层31的引入有效减小或者避免了第一开孔k1在第一绝缘层21和第二绝缘层22的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极41与晶体管10的连接不可靠的现象。此外，通过一道刻蚀工艺形成第一开孔k1的方式，既有利于避免暗点不良现象的发生，又有利于简化生产工艺，提高生产效率。85.继续参考图12，在本发明的一种可选实施方式中，在晶体管层11背离衬底00的一侧制作第一绝缘层21之后、在辅助层31背离第一绝缘层21的一侧制作第二绝缘层22之前，还包括：在第一绝缘层21背离衬底00的一侧制作第二电极42，使第二电极42与辅助层31绝缘，且第二电极42与辅助层31的厚度相同。86.可选地，第二电极42和辅助垫层30均位于第一绝缘层21与第二绝缘层22之间，在实际制作过程中，在第一绝缘层21上形成第二电极42和辅助垫层30后，再在第二电极42和辅助垫层30背离第一绝缘层21的一侧形成第二绝缘层22。本发明实施例中设置辅助垫层30与第二电极42的厚度相同时，在辅助垫层30与第二电极42背离第一绝缘层21的一侧形成第二绝缘层22时，有利于保证第二绝缘层22背离第一绝缘层21的一侧表面的平整性，从而有利于保证形成于第二绝缘层22上的第二电极42的平整性，进而有利于保证当将阵列基板100应用于显示产品中时显示产品的显示均一性。87.在本发明的一种可选实施方式中，在第一绝缘层21背离衬底00的一侧制作第二电极42，具体为：在第一绝缘层21背离衬底00的一侧设置第一掩膜版，利用第一掩膜版在第一绝缘层21背离衬底00的一侧同时形成辅助层31和第二电极42。88.具体而言，本发明实施例所提供的阵列基板100中，当将辅助垫层30与第二电极42均设置在第一绝缘层21与第二绝缘层22之间时，在第一绝缘层21上形成辅助垫层30与第二电极42的过程中，辅助垫层30与第二电极42采用同一掩膜版在同一制作工序中制作，如此，无需为辅助垫层30引入另外的掩膜版及制作工艺，在制作第二电极42的过程中即可完成辅助垫层30的制作，因而有利于简化阵列基板100整体的制作工艺，提高整列基板的生产效率。89.基于同一发明构思，本发明还提供一种显示装置300，图15所示为本发明实施例所提供的显示装置300的一种结构示意图，该显示装置300包括本发明上述任一实施例所提供的阵列基板100。90.可以理解的是，本发明实施例提供的显示装置300，可以是电脑、手机、平板、等其他具有显示功能的显示装置300，本发明对此不作具体限制。本发明实施例提供的显示装置300，具有本发明实施例提供的阵列基板100的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。91.综上，本发明提供的阵列基板及其制作方法、显示装置，至少实现了如下的有益效果：92.本发明所提供的阵列基板和显示装置中，在阵列基板的晶体管背离衬底的一侧设置有第一绝缘层和第二绝缘层以及贯穿第一绝缘层和第二绝缘层的第一开孔，第一电极中的至少部分位于第一开孔中，与晶体管的漏极形成电连接。特别是，本发明在第一绝缘层和第二绝缘层之间引入了辅助垫层，辅助垫层环绕第一开孔设置，且第一开孔暴露辅助垫层的侧壁，如此，在通过刻蚀的方法形成第一开孔时，由于辅助垫层的阻挡作用，能够在很大程度上避免第一开孔在第一绝缘层和第二绝缘层的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极与晶体管的连接不可靠的现象，因此有利于提升第一电极与晶体管的连接可靠性，避免或减小暗点不良现象的发生，故有利于提升产品的显示可靠性以及生产良率。93.本发明实施例所提供的阵列基板的制作方法中，在在第一绝缘层和第二绝缘层之间引入了辅助层，通过一道刻蚀工艺对第一绝缘层、辅助层和第二绝缘层进行刻蚀形成第一开孔，刻蚀后的辅助层形成环绕的一开孔的辅助垫层，辅助层的引入有效减小或者避免了第一开孔在第一绝缘层和第二绝缘层的交界处形成侧刻的现象，故有利于避免或减小由于侧刻而导致的第一电极与晶体管的连接不可靠的现象。通过一道刻蚀工艺形成第一开孔的方式，既有利于避免暗点不良现象的发生，又有利于简化生产工艺，提高生产效率。94.虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!