信息存储应用技术用于存储器处理控制的方法和装置1.本技术要求于2021年12月22日提交到韩国知识产权局的第10-2021-0185417号韩国专利申请的权益,该韩国专利申请的全部公开出于所有目的通过引用包含于此。技术领域2.以下描述涉及具有存储器处理控制的方法和装置。背景技术:3.存储器可与被配置为针对存储器执行操作或计算的处理器完全分离。在对大量数据执行操作或计算的系统中,大量数据可在存储器与处理器之间被发送和接收。技术实现要素:4.提供本发明内容以便以简化的形式介绍以下在具体实施方式中进一步描述的构思的选择。本发明内容不意在确定要求保护的主题的关键特征或必要特征,也不意在用于帮助确定要求保护的主题的范围。5.在一个总体方面,一种方法包括:从主机接收包括第一功率控制命令或第二功率控制命令的存储器功率控制命令,其中第一功率控制命令对应于主机不使用存储器装置,并且其中第二功率控制命令对应于主机使用存储器装置;方法包括基于存储器功率控制命令和存储器处理器激活信息来确定是否激活存储器处理器;当存储器处理器基于所述确定而被激活时,方法包括基于第一功率控制命令开始存储器处理器的操作或基于第二功率控制命令结束存储器处理器的操作;当存储器处理器基于所述确定而被去激活时,方法包括基于存储器功率控制命令来确定是否激活或去激活存储器。6.第一功率控制命令可包括省电开始命令,用于开始存储器装置的省电状态;或充电开始命令,用于开始存储器装置的用于维持包括在存储器中的数据的充电状态。7.第二功率控制命令可包括:省电结束命令,用于结束省电状态;或充电结束命令,用于结束充电状态。8.充电状态可包括:第一充电状态,用于补偿在存储器读取操作之后衰减的电荷量;或第二充电状态,用于补偿存储器单元的泄漏电荷。9.确定是否激活或去激活存储器的步骤可包括:基于第一功率控制命令来去激活存储器;或基于第二功率控制命令来激活存储器。10.存储器功率控制命令可包括在从接收存储器功率控制命令的时间点经过预定时间之后对存储器有效的命令。11.预定时间可包括在存储器处理器的命令与主机的命令之间没有冲突的情况下可用于操作的时间。12.响应于错误的发生,存储器处理器激活信息可被更新为包括激活存储器处理器用于纠错的信息。13.响应于错误的发生,存储器处理器可存储在存储器中发生错误的位置的位置信息。14.存储器处理器可基于第一功率控制命令和位置信息来纠错。15.当存储器处理器的操作基于第二功率控制命令而结束时,存储器处理器激活信息可基于确定是否任何错误将保留由存储器处理器处理而被更新。16.存储器处理器执行命令缓冲器中的至少一个命令,并且命令缓冲器包括从主机接收的至少一个命令。17.存储器处理器的操作可基于第二功率控制命令而结束,并且存储器处理器激活信息可基于命令是否被确定为存在于命令缓冲器中而被更新。18.存储器装置还包括:解码器,确定是否激活存储器处理器的步骤由解码器执行,并且存储器处理器的去激活由解码器引起。19.所述方法还包括:当主机确定不使用存储器装置时,主机生成第一功率控制命令,以及当主机确定使用存储器装置时,主机生成第二功率控制命令。20.在一个总体方面,一种装置包括:存储器装置,包括存储器和存储器处理器,存储器装置基于接收的存储器功率控制命令和存储器处理器激活信息来确定是否激活存储器处理器,存储器功率控制命令是对应于主机不使用存储器的第一功率控制命令或对应于主机使用存储器的第二功率控制命令中的至少一个。当存储器处理器基于存储器功率控制命令和存储器处理器激活信息而被激活时,基于第一功率控制命令开始存储器处理器的操作或基于第二功率控制命令结束存储器处理器的操作;当存储器处理器基于存储器功率控制命令和存储器处理器激活信息而被去激活时,存储器装置基于存储器功率控制命令来确定是否激活或去激活存储器。21.第一功率控制命令可包括:省电启动命令,用于启动省电状态;或充电开始命令,用于开始充电状态以维持包括在存储器中的数据。22.第二功率控制命令可包括:省电结束命令,用于结束省电状态;或充电结束命令,用于结束充电状态。23.充电状态可包括:第一充电状态,用于补偿在存储器读取操作之后衰减的电荷量;或第二充电状态,用于补偿存储器单元的泄漏电荷量。24.存储器装置可基于第一功率控制命令将存储器去激活;或基于第二功率控制命令来激活存储器。25.存储器功率控制命令可仅在从存储器装置接收存储器功率控制命令的时间点经过预定时间之后才被存储器装置视为对存储器有效。26.预定时间包括在存储器处理器的命令将不与主机的命令冲突期间的时间。27.响应于错误的发生,存储器处理器激活信息被更新为激活存储器处理器以纠错的信息。28.存储器处理器响应于错误的发生,通过将发生错误的位置的位置信息存储在存储器中。29.存储器处理器基于第一功率控制命令和位置信息来纠错。30.当存储器处理器的操作基于第二功率控制命令而结束时,存储器处理器激活信息基于是否任何错误保留由存储器处理器处理而被更新。31.存储器处理器被配置为:执行被配置为将命令提供给存储器处理器的命令缓冲器中的至少一个命令,并且命令缓冲器包括从主机接收的至少一个命令。32.当存储器处理器的操作基于第二功率控制命令而结束时,存储器处理器激活信息基于命令是否存在于命令缓冲器中而被更新。33.是电子装置的所述装置还包括主机,并且主机包括被配置为将功率控制命令提供给存储器装置的主机处理器。34.存储器装置是神经处理单元。35.存储器装置可以是近存储器处理存储器装置。36.在一个总体方面,一种方法控制存储器装置,存储器装置具有存储器和存储器处理器。所述方法包括:维持指示存储器处理器的激活状态的激活标志,其中处理器被配置为对存储器进行操作并且被配置为执行从主机接收的命令。所述方法还包括:根据所述标志来控制存储器和处理器,其中所述标志指示处理器是否被激活。所述控制包括:响应于由存储器装置从主机接收第一命令:当所述标志指示存储器处理器的激活状态处于激活状态时,开始处理器的执行,并且当标志指示存储器处理器的激活状态处于去激活状态时,将存储器去激活;响应于由存储器装置从主机接收在第一命令之后接收的第二命令:当所述标志指示处理器的激活状态处于激活状态时,停止处理器的执行,并且当所述标志指示处理器的激活状态处于去激活状态时,激活存储器。37.所述方法还包括:通过存储器装置执行第一命令,执行第一命令包括开始存储器装置的低功率模式;以及通过存储器装置执行第二命令,执行第二命令包括退出存储器装置的低功率模式。38.存储器装置还可包括解码器,并且激活存储器和将存储器去激活可包括退出存储器装置的低功率模式。39.根据所述标志的控制可防止存储器处理器和主机同时使用存储器装置的存储器。40.响应于接收第一命令可还包括:当所述标志指示存储器处理器的激活状态处于激活状态时,不将存储器去激活,并且当所述标志指示存储器处理器的激活状态处于去激活状态时,不开始处理器的执行;以及响应于接收第二命令可还包括:当所述标志指示存储器处理器的激活状态处于激活状态时,不激活存储器,并且当所述标志指示存储器处理器的激活状态处于去激活状态时,不停止处理器的执行。41.与存储器装置连接的主机可生成第一命令。42.其他特征和方面根据下面的具体实施方式、附图和权利要求将是清楚的。附图说明43.图1示出根据一个或多个实施例的用于使用存储器功率控制命令来控制存储器处理器的存储器装置的示例。44.图2a示出根据一个或多个实施例的基于第一功率控制命令的存储器处理器和存储器的状态的示例。45.图2b示出根据一个或多个实施例的基于第二功率控制命令的存储器处理器和存储器的状态的示例。46.图3a示出根据一个或多个实施例的基于第一功率控制命令和是否激活存储器处理器的存储器处理器的操作的示例。47.图3b示出根据一个或多个实施例的基于第二功率控制命令和是否激活存储器处理器的存储器处理器的操作的示例。48.图4示出根据一个或多个实施例的响应于错误的发生的存储器装置的操作的示例。49.图5示出根据一个或多个实施例的响应于错误的发生的存储器装置的操作的示例。50.图6示出根据一个或多个实施例的由存储器处理器处理从主机接收的命令的操作的示例。51.图7示出根据一个或多个实施例的由存储器处理器处理从主机接收的命令的操作的示例。52.图8示出根据一个或多个实施例的控制存储器处理器的方法的示例。53.图9示出根据一个或多个实施例的电子装置的示例。54.除非另外描述或提供,否则贯穿附图和具体实施方式,相同的附图参考标号将被理解以表示相同或相似的元件、特征和结构、或它们的非限制性示例。附图可不按比例绘制,并且为了清楚、说明和方便,附图中的元件的相对大小、比例和描绘可被夸大。具体实施方式55.提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而,在此描述的方法、设备、和/或系统的各种改变、修改和等同物将在理解本技术的公开之后而清楚。例如,在此描述的操作的顺序仅是示例,并且不限于在此阐述的顺序,而是除了必需按特定次序发生的操作之外,可如在理解本技术的公开之后将是清楚的那样改变。56.在此描述的特征可以以不同的形式来实现,而不应被解释为限于在此描述的示例。相反,在此描述的示例已被提供,以仅示出在理解本技术的公开之后将是清楚的实现在此描述的方法、设备和/或系统的许多可行方式中的一些可行方式。57.在此使用的术语仅用于描述各种示例,并且不应该用于限制公开。除非上下文另外清楚地指示,否则单数形式也意在包括复数形式。如在此使用的,术语“和/或”包括相关联的所列项中的任何一个和任何两个或更多个的任何组合。术语“包含”、“包括”和“具有”说明存在陈述的特征、数量、操作、构件、元件和/或它们的组合,但不排除存在或添加一个或多个其他特征、数量、操作、构件、元件和/或它们的组合。58.贯穿说明书,当组件被描述为“连接到”或“结合到”另一组件时,该组件可直接“连接到”或“结合到”该另一组件,或者可存在介于其间的一个或多个其他组件。相反,当元件被描述为“直接连接到”或“直接结合到”另一元件时,可不存在介于其间的其他元件。59.尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分,但是这些构件、组件、区域、层或部分不应被这些术语所限制。相反,这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分进行区分。因此,在不脱离示例的教导的情况下,在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。60.除非另有定义,否则在此使用的所有术语(包括技术术语和科学术语)具有与由本公开所属领域的普通技术人员通常理解以及基于对本技术的公开的理解的含义相同的含义。除非在此明确地如此定义,否则术语(诸如,在通用词典中定义的术语)应被解释为具有与他们在相关领域和本技术的公开的上下文中的含义一致的含义,并且不应被理想化或过于形式化地解释。在此关于示例或实施例(例如,关于示例或实施例可包括或实现什么)的术语“可”的使用意味着存在这样的特征被包括或者实现的至少一个示例或实施例,而所有示例不限于此。61.此外,在示例实施例的描述中,当认为在理解本技术的公开之后由此得知的结构或功能的详细描述将导致对示例实施例的模糊解释时,将省略这样的描述。62.根据示例实施例,处理器可执行例如计算机可读指令(例如,代码或程序),以控制具有处理器或连接到处理器的电子装置的一个或多个其他组件(例如,硬件组件或硬件加计算机可读指令),并执行各种类型的数据处理和计算。作为数据处理或计算的至少一部分,处理器可将从另一组件接收的指令或数据存储在易失性存储器中,处理存储在易失性存储器中的指令或数据,并将结果数据存储在非易失性存储器中。处理器可包括主处理器(例如,电子装置的中央处理器(cpu)或应用处理器)或者可独立于主处理器或与主处理器一起操作的辅助处理器(例如,图形处理器(gpu)、神经处理器(npu)、图像信号处理器、传感器集线器处理器或通信处理器)。例如,当电子装置包括主处理器和辅处理器两者时,辅处理器可使用比主处理器更低的功率,或可被设置为特定于已分配的功能。辅助处理器可与主处理器分开实现或实现为主处理器的一部分。作为非限制性示例,电子装置的npu可以是包括存储器和存储器处理器的存储器内处理器(pim)装置或包括包含存储器和存储器处理器的存储器内处理器(pim)装置。63.根据各种实施例,可在这样的示例存储器装置与系统中的处理器之间发送和接收大量数据,对大量数据执行操作或计算,例如,在神经网络、大数据分析和物联网(iot)装置的示例训练和/或推断实现中减少瓶颈。为了减少瓶颈,可提供存储器中处理(pim)示例和处理器与存储器分离的示例,存储器中处理示例中的存储器装置可设置有与用于在存储器装置之内执行操作或计算的处理器组合的用于存储数据的存储器。64.图1示出用于使用存储器功率控制命令来控制存储器处理器的存储器装置的示例。存储器装置110可与主机130通信,并可包括存储器控制器120、解码器160、功率模块150、存储器处理器170和存储器190。在一个示例中,存储器装置110可以是被配置为临时地或永久地在其中存储用于计算机(诸如,主机130)的数据的装置。存储器装置110可包括被配置为应主机130的请求发送或接收数据的装置。存储器装置110还可包括其他组件,或者组件中的一些可从存储器装置110中被省略。65.存储器处理器170的示例可包括被配置为在存储器装置110中执行操作(或计算)的处理器。存储器处理器170可执行也能够由中央处理器(cpu)执行的多个操作的至少一部分。例如,存储器处理器170可包括存在于存储器芯片外部的近存储器处理器(nmp)和/或片内处理器(即,存储器芯片内部的处理器)(示例pim存储器装置)。示例电子装置可包括nmp装置中的一个或多个和/或pim装置中的一个或多个。66.解码器160的示例可包括被配置为从主机130接收命令并将对应的信号发送到存储器处理器170的模块。例如,解码器160可从主机130接收存储器功率控制命令。解码器160可基于存储在存储器190的一部分中的存储器处理器激活信息来确定是否激活存储器处理器170。解码器160可基于存储器处理器激活信息将操作开始信号和/或操作结束信号发送到存储器处理器170。解码器160可基于从主机130接收的功率控制命令将存储器功率控制信号发送到功率模块150。67.存储器190的一些示例可包括存储器单元(即,作为存储器190的存储器部分)。存储器单元可以是一个或多个存储器芯片的集合。存储器单元可包括存储器排(rank)、存储器存储体(bank)、双列直插式存储器模块(dimm)和/或单列直插式存储器模块(simm)。存储器排可以是使用单存储器模块的存储器芯片的一部分或全部生成的一个块或区域。例如,一个排可对应于64位范围的数据块。在该示例中,当一个芯片对应于8位时,8个芯片可被包括在一个排中。当一个芯片对应于4位时,16个芯片可被包括在一个排中。多个排可存在于一个dimm中。存储器存储体可对应于主机存储器槽。存储器存储体还可以是连接到同一控制线以同时访问的一组存储器芯片。dimm可以是在其中多个动态随机存取存储器(dram)芯片被设置在电路板上的存储器模块,并可用作计算机的主存储器。dimm可包括多个排。68.存储器190可包括静态ram(sram)、dram和/或同步dram(sdram)的组合。存储器190可包括dram(诸如,以双倍数据速率(ddr)sdram(ddr sdram)、低功率ddr 5(lpddr5)、图形ddr(gddr)sdram(gddr sdram)和rambus dram(rdram)等为例)。69.存储器处理器激活信息可包括指示或控制是否激活存储器处理器170的信息。例如,解码器160可基于存储器处理器激活信息来确定是否激活存储器处理器170。例如,解码器160可通过读取存储器处理器激活信息基于存储器功率控制命令来确定信号将被发送到存储器处理器170。解码器160可将关于是否激活存储器处理器170的信息预先存储在存储器190的区域中。可选地,主机130可将关于是否激活存储器处理器170的信息预先存储在存储器190的区域中。存储器处理器激活信息可存储在除存储器190的区域之外的位置中。70.功率模块150的示例可包括被配置为控制存储器190的功率的模块。例如,功率模块150可包括被配置为控制将被供应给存储器190的功率的模块。功率模块150可基于功率控制命令来控制将被供应给存储器190的功率。例如,当充电开始命令被接收时,功率模块150可向存储器190供应用于对存储器190充电的功率。71.主机130可包括主处理器(例如,cpu或应用处理器)。主处理器可执行指令,以控制与主处理器连接的电子装置的一个或多个其他组件并处理各种数据集,或以执行操作(或计算)。72.存储器控制器120可应主机130的请求来控制存储器装置110写入或读取数据。存储器控制器120还可通过施加用于控制存储器装置110的命令来控制存储器装置110的操作。73.存储器装置110可从主机130接收存储器功率控制命令。存储器功率控制命令可包括用于控制将被供应给存储器的功率的命令。例如,存储器功率控制命令可包括省电命令和/或充电命令。省电命令可包括用于控制存储器的功耗的命令。例如,省电命令可包括掉电模式进入(在下文中,pde)命令和/或掉电模式退出(在下文中,pdx)命令。pde命令可包括用于开始存储器的省电模式(例如,低功率模式)的命令,pdx命令可包括用于结束存储器的省电模式的命令。省电命令可被用来阻止存储器装置110(与其外部的组件或连接件)之间的接口,这可抑制输入缓冲器中的恒定电流并由此降低功耗。另外,存储器装置110可使内部电路中不必要的电源装置的一部分短路并且减小存储器中的内部恒定电流,从而降低功耗。充电命令可包括用于在存储器中充入或填充消耗的电荷量的命令。例如,充电命令可包括刷新(在下文中,ref)命令、自刷新进入(在下文中,sre)命令、自刷新退出(在下文中,srx)命令、预充电(在下文中,pre)命令、预充电全部(在下文中,prea)命令和自动刷新命令等。ref命令可包括用于定期对存储器进行刷新或再充电以补偿存储器单元中使用的电荷的命令。ref命令可包括例如自刷新(srx或sre)命令和/或自动刷新命令。自刷新命令可包括由存储器装置110本身施加的命令。自动刷新命令可包括由主机130施加到存储器装置110的命令。pre命令可包括用于补偿在存储器读取操作之后衰减的电荷量的命令。74.存储器功率控制命令可以是例如第一功率控制命令(其为当主机130不使用存储器190时的命令)或第二功率控制命令(其为当主机130使用存储器190时的命令)。75.第一功率控制命令的示例可包括用于在当主机130不使用存储器190时的时间期间由存储器装置110控制存储器190的命令。第一功率控制命令可包括用于开始省电状态的省电开始命令或用于开始充电状态的充电开始命令。例如,当主机130不使用存储器190时,存储器190可进入省电状态以节省存储器190消耗的功率。对于另一示例,当主机130不使用存储器190时,存储器190可进入充电状态以维持存储在其中的数据并补偿在存储器单元中衰减的电荷量。当存储器190处于省电状态或充电状态时,主机130可不访问存储器190读取或写入数据。也就是说,当将第一功率控制命令被发送到存储器装置110时,主机130可不访问存储器190。例如,当存储器190处于省电状态或充电状态时,即使主机130的命令被施加到存储器装置110,存储器装置110也可不将主机130的命令接受为有效命令,并且可不执行所述命令。在一些示例中,仅特定命令(例如,读取命令和写入命令)可不被接受,并且在其他示例中,仅特定命令(例如,第二功率控制命令)可被接受。第一功率控制命令的另一示例可包括用于不允许主机130访问存储器190而同时允许存储器处理器170访问存储器190的命令。例如,第一功率控制命令可以是在预定时间段不允许主机130访问存储器190而同时允许存储器处理器170访问存储器190的命令。也就是说,第一功率控制命令的一些示例可防止主机130与存储器处理器170之间的冲突。76.省电开始命令可包括上述用于进入存储器的省电状态的pde命令。充电开始命令可包括用于进入存储器的充电状态的sre命令、ref命令和/或pre命令。77.第二功率控制命令的示例可包括用于主机130使用存储器190的命令。当主机130将要使用存储器190时,第二功率控制命令可包括将被发送到存储器装置110的命令。例如,当存储器190处于省电状态和/或充电状态时,主机130可不使用存储器190。因此,为了允许主机130使用存储器190执行操作,可存储器190的省电状态和/或充电状态能需要被结束。在此情况下,主机130可将第二功率控制命令发送到存储器装置110以结束此状态。当主机130将第二功率控制命令施加到存储器装置110时,在经过预定时间段之后,主机130可然后将有效命令(特别是,读取或写入)施加到存储器装置110。在该预定时间段,存储器处理器170可使用存储器190执行操作。78.第二功率控制命令可包括用于结束省电状态的省电结束命令,或者第二功率控制命令可包括用于结束维持包括在存储器190中的数据的充电状态的充电结束命令。省电结束命令可包括用于结束存储器的省电状态的pdx命令。充电结束命令可包括用于结束存储器的充电状态的srx命令。79.充电状态可包括存储器的刷新状态和/或预充电状态。充电状态可包括:(i)用于补偿在存储器读取操作之后衰减的电荷量的第一充电状态、或(ii)用于补偿存储器单元的泄漏的电荷量的第二充电状态。第一充电状态可包括用于补偿在存储器读取操作之后衰减的电荷量的状态。第一充电状态可包括激活的存储单元(或包括在存储单元中的列)被去激活的状态。例如,第一充电状态可包括预充电状态。第二充电状态可包括用于补偿当电荷被填充在存储器单元中的电容器中时由泄漏逐渐消耗的电荷量的周期性再充电状态。当存储器被去激活时,再充电(或再刷新)可被执行。第二充电状态可包括刷新状态。80.存储器装置110的示例可基于存储器功率控制命令和存储器处理器激活信息来确定是否激活包括在存储器装置110中的存储器处理器170。将参照图2a和图2b进一步描述激活存储器处理器。81.在一些实施例中,主机130可使用可用于控制不具有(或使用)用于控制存储器装置110的存储器处理器170的存储器装置的相同的存储器功率控制命令来控制存储器处理器170。另外,由主机130施加到存储器装置110的各种命令可在存储器处理器170执行操作的时间期间由存储器装置110无效化(忽略等),并因此主机130与存储器处理器170之间的冲突可被最小化或避免。通过将先前使用的功率控制命令(与先前的存储器装置设计对应的命令)施加到存储器装置110,使用相同的先前命令的主机130可用最小成本和用主机130与先前存储器装置之间以及主机130与存储器处理器170之间的兼容性来控制存储器处理器170。82.图2a和2b示出基于第一功率控制命令的存储器处理器的操作的示例和基于第二功率控制命令的存储器处理器的操作的示例。83.从解码器160发送到存储器处理器170的信号不限于一种特定类型,而是可在此被表示为各种类型。例如,从解码器160施加到存储器处理器170的信号可包括表示存储器处理器170的操作的开始(其指示存储器处理器170的激活)和/或存储器处理器170的操作的结束(其指示存储器处理器170的去激活)的信号。84.图2a示出根据一个或多个实施例的基于第一功率控制命令的存储器处理器170和存储器190的状态的示例。存储器控制器120可将第一功率控制命令210发送到解码器160。解码器160可基于第一功率控制命令210来确定是否激活存储器处理器170,并且在一些示例中,还可基于存储器处理器激活信息来确定是否将存储器处理器170去激活。85.在一些实施方式中,可存在存储器处理器170将被激活的情况。例如,当存储器处理器激活信息包括指示“存储器处理器激活”的信息时,解码器160可激活存储器处理器170。在该示例中,当存储器处理器激活信息对应于“存储器处理器激活”时,解码器160可基于存储器功率控制命令的类型开始或结束存储器处理器170的操作。例如,一些任务(例如,执行命令、纠错等)可由存储器处理器170处理,并且当存储器处理器激活信息指示“存储器处理器激活”或另外指示存储器处理器170可用于被激活时,存储器处理器170可针对这样的任务而被激活。86.当解码器160接收到第一功率控制命令210时,解码器160可将存储器处理器激活信号发送到存储器处理器170。在这种情况下,存储器处理器170可开始操作。存储器处理器170可在执行已经分配给存储器处理器170的无论哪个任务时访问存储在存储器190中的数据。例如,存储器处理器170可读取存在于存储器190中的特定位置处的数据,并从存储器190接收数据。87.可存在存储器处理器170将被去激活的情况。例如,当存储器处理器激活信息包括指示“存储器处理器去激活”的信息时,解码器160可将存储器处理器170去激活。解码器160可将存储器处理器去激活信号发送到存储器处理器170。当存储器处理器170被去激活时,解码器160可将第一功率控制命令210和/或存储器去激活信号270发送到功率模块150和/或存储器190。例如,解码器160可将第一功率控制命令210发送到功率模块150。功率模块150可将存储器去激活信号270发送到存储器190。当存储器处理器170被去激活时,存储器处理器170可不需要访问存储器190。因此,存储器处理器170可不访问存储器190执行任务,因此解码器160可通过第一功率控制命令210来允许存储器190进入省电状态以减少由存储器190使用的功率。针对另一示例,解码器160可通过第一功率控制命令210来允许存储器190进入充电状态。88.图2b示出根据一个或多个实施例的基于第二功率控制命令的存储器处理器170和存储器190的状态的示例。存储器控制器120可将第二功率控制命令250发送到解码器160。解码器160可基于第二功率控制命令250来确定是否激活存储器处理器170,并且在一些情形中,还基于存储器处理器激活信息来确定是否激活存储器处理器170。89.在一个示例中,可存在存储器处理器170将被激活的情况。例如,当存储器处理器激活信息包括指示“存储器处理器激活”的信息时,解码器160可激活存储器处理器170。在该示例中,当存储器处理器激活信息对应于“存储器处理器激活”时,解码器160可基于由解码器160接收的存储器功率控制命令的类型来开始或结束存储器处理器170的操作。例如,当存在将由存储器处理器170处理的任务(例如,执行命令、纠错等)时,存储器处理器激活信息可包括指示“存储器处理器激活”的信息。90.当接收到第二功率控制命令250时,解码器160可将用于结束存储器处理器170的操作的操作结束信号发送到存储器处理器170,并且存储器处理器170可结束操作。存储器处理器170可结束执行分配给存储器处理器170的任务。例如,当接收到操作结束信号时,存储器处理器170可将充电命令(例如,pre命令)发送到存储器190,以通过该操作补偿在存储器单元中丢失的电荷。当将由存储器处理器170处理的任务被退出(例如,暂停)时,存储器装置110可附加地存储关于暂停的任务的信息。将由存储器处理器170处理的任务被保留的这样的情况将参照图6和图7被详细描述。91.在一个示例中,可存在存储器处理器170将被去激活的情况。例如,当存储器处理器激活信息包括指示“存储器处理器去激活”的信息时,解码器160可将存储器处理器170去激活。解码器160可将存储器处理器去激活信号发送到存储器处理器170。在另一示例中,解码器160可将第二功率控制命令250发送到功率模块150和/或发送到存储器190,而不是将信号发送到存储器处理器170。第二功率控制命令250可包括用于主机130使用存储器190的命令。因此,当存储器190的状态处于省电状态和/或充电状态时,该状态可能需要结束以使主机130使用存储器190。解码器160可将第二功率控制命令250和存储器激活信号220发送到功率模块150和/或存储器190。例如,解码器160可将第二功率控制命令250发送到功率模块150。功率模块150可将存储器激活信号220发送到存储器190。92.图3a示出根据一个或多个实施例的基于第一功率控制命令和是否激活存储器处理器的存储器处理器的操作的示例。93.在该示例中,在操作310中,解码器160可接收第一功率控制命令。在操作320中,解码器160可基于存储器处理器激活信息来确定是否激活存储器处理器170。例如,当存储器处理器激活信息包括指示“存储器处理器激活”的信息时,解码器160可将用于开始存储器处理器170的操作的操作开始信号发送到存储器处理器170。在该示例中,解码器160可不将控制信号发送到存储器190和/或功率模块150。在操作330中,当接收到操作开始信号时,存储器处理器170可开始操作。94.在操作340中,当存储器处理器激活信息包括指示“存储器处理器去激活”的信息时,解码器160可将存储器去激活信号发送到存储器190。例如,当存储器处理器激活信息包括指示“存储器处理器去激活”的信息时,解码器160可不将信号发送到存储器处理器170。第一功率控制命令可包括例如pde命令和/或sre命令。解码器160可通过接收该命令将存储器190去激活。在一个示例中,在此描述的“存储器去激活”可包括存储器的关闭状态。例如,“存储器去激活”可包括所有存储器单元被关闭的状态。针对另一示例,在存储器去激活状态下,可不存在正在进行的数据突发。95.图3b示出根据一个或多个实施例的基于第二功率控制命令和是否激活存储器处理器的存储器处理器的操作的示例。在该示例中,在操作360中,解码器160可接收第二功率控制命令。在操作370中,解码器160可基于存储器处理器激活信息来确定是否激活存储器处理器170。例如,当存储器处理器激活信息包括指示“存储器处理器激活”的信息时,解码器160可将用于结束存储器处理器170的操作的操作结束信号发送到存储器处理器170。在该示例中,解码器160可不将控制信号发送到存储器190和/或功率模块150。在操作380中,当接收到操作结束信号时,存储器处理器170可结束操作。96.在操作390中,当存储器处理器激活信息包括指示“存储器处理器去激活”的信息时,解码器160可将存储器激活信号发送到存储器190,并且解码器160可不将信号发送到存储器处理器170。第二功率控制命令可包括例如pdx命令和/或srx命令,pdx命令和/或srx命令可使解码器160激活存储器190。在一个示例中,在此描述的“存储器激活”可包括特定存储器单元被打开或激活以进行存储器访问的状态。例如,“存储器激活”可包括对应的存储器单元(例如,包括在存储器单元中的列或单元)被激活直到预充电命令被给到存储器单元的状态。97.图4示出根据一个或多个实施例的响应于错误的发生的存储器装置的操作的示例。图4中示出的示例存储器装置110可包括存储器控制器120、纠错模块410、存储器处理器激活信号450、错误地址470、解码器160、存储器处理器170、功率模块150和存储器190。98.例如,当未存储的数据被调用时和/或当将与请求的数据不同的数据被存储在存储器中时,在存储器190中可发生错误。在一个示例中,纠错模块410可包括被配置为检测在存储器190中发生的错误并进行纠错的模块。纠错模块410可被包括在存储器装置110和/或主机130中。纠错模块410可包括例如纠错码(ecc)模块。99.当在存储器190中发生错误时,在操作430中,纠错模块410可检测错误。纠错模块410可将存储器处理器激活信号450发送到解码器160以进行纠错。解码器160可从纠错模块410接收存储器处理器激活信号450。在一个示例中,当接收到第二功率控制命令250时,解码器160可将用于结束存储器处理器170的操作的操作结束信号发送到存储器处理器170。在另一示例中,当接收到第一功率控制命令时,解码器160可将用于开始存储器处理器170的操作的操作开始信号发送到存储器处理器170。解码器160可从纠错模块410接收激活存储器处理器170的信息,并且可更新用于指示“存储器处理器激活”的存储器处理器激活信息。然而,当包括在存储器处理器激活信息中的先前数据指示“存储器处理器激活”时,解码器160可维持该数据而不是更新该数据。100.在一个示例中,存储器处理器170可存储指示在存储器190中发生错误的位置的位置信息。位置信息可以是特定数据被存储在存储器190中的位置。例如,错误的位置信息可包括发生错误的地址。纠错模块410可将该错误地址470发送到存储器处理器170。存储器处理器170可接收并存储错误地址470。101.当发生错误时的示例可涉及解码器160从主机130接收第一功率控制命令(例如,210)。当发生错误时,存储器处理器激活信息可指示用于存储器处理器170进行纠错的“存储器处理器激活”。解码器160可接收第一功率控制命令210,并将用于开始存储器处理器170的操作的操作开始信号发送到存储器处理器170。例如,解码器160可接收第一功率控制命令210,并将纠错操作开始信号发送到存储器处理器170。当接收到操作开始信号(或纠错操作开始信号)时,存储器处理器170可基于错误地址470来纠错。102.如果多个错误是可能的,则存储器处理器170可包括与错误对应的多个错误地址。103.在一个示例中,解码器160可接收第二功率控制命令250,并将操作结束信号(或纠错操作结束信号)发送到存储器处理器170。在该示例中,存储器处理器170可验证或确定是否仍然存在将要纠正的错误。当仍然存在将要纠正的错误时,存储器处理器激活信息(或激活标志)可被维持为之前(即,指示“存储器处理器激活”)。这是因为至少一个错误仍然留待由存储器处理器170纠正,并且存储器处理器170可因此仍然需要在下一第一功率控制命令由解码器160接收时维持激活。然而,当没有错误留待纠正时,存储器处理器激活信息可被更新以指示“存储器处理器去激活”。这是因为没有错误留待由由存储器处理器170纠正,并且存储器处理器170可因此不需要被激活。104.图5示出根据一个或多个实施例的响应于错误的发生的存储器装置的操作的示例。在操作510中,在存储器190中可发生错误。在操作520中,存储器装置110可更新存储器处理器激活信息并存储错误的位置信息。存储器装置110可从纠错模块410接收存储器处理器激活信息和错误的位置信息。105.在操作530中,存储器装置110可接收第一功率控制命令(例如,210)。当发生错误时,存储器处理器激活信息可指示用于存储器处理器170纠错的“存储器处理器激活”。因此,存储器装置110可接收第一功率控制命令210并开始存储器处理器170的用于纠错的操作。例如,包括在存储器装置110中的解码器160可接收第一功率控制命令210,并将纠错操作开始信号发送到存储器处理器170。106.在操作540中,当接收到操作开始信号(例如,纠错操作开始信号)时,存储器装置110可开始存储器处理器170的用于基于错误的地址(例如,错误地址470)进行纠错的操作。107.在操作550中,存储器装置110可接收第二功率控制命令(例如,250)。存储器装置110可将操作结束信号(例如,纠错操作结束信号)发送到存储器处理器170。108.在操作560中,当接收到第二功率控制命令250时,存储器装置110可结束存储器处理器170的用于纠错的操作。109.在操作570中,存储器装置110可确定是否存在留待由存储器处理器170纠正的另一错误。在操作590中,当仍然留待纠正另一错误时,可将存储器处理器激活信息维持为指示“存储器处理器激活”。在操作580中,当没有留待纠正错误时,可将存储器处理器激活信息更新为指示“存储器处理器去激活”。110.图6示出由存储器处理器处理从主机接收的命令的操作的示例。图6中示出的示例存储器装置110可包括存储器控制器120、存储器处理器激活信号650、解码器160、存储器处理器170、功率模块150、存储器190、命令630、命令缓冲器610以及多个命令611、612、613和614。111.在一个示例中,命令缓冲器610可包括被配置为存储命令的缓冲器。例如,命令缓冲器610可被包括在存储器处理器170、存储器190或其他地方中(例如,数据在从一个位置到另一位置的发送期间被临时存储的存储器的区域中)。112.命令630可包括由存储器装置110从主机130接收的至少一个命令。主机130可将包括在任务中的命令发送到存储器处理器170,从而允许存储器处理器170处理任务的一部分。113.存储器处理器170可执行包括在命令缓冲器610中的命令。例如,命令缓冲器610可包括命令1 611、命令2 612、命令3 613和/或命令4 614。在该示例中,存储器处理器170可按从命令1 611到命令4 614的顺序次序来执行命令。114.在一个示例中,解码器160可从主机130接收第一功率控制命令(例如,210)。例如,可存在主机130将不使用存储器190的情况。在该示例中,主机130可将第一功率控制命令210发送到存储器装置110。发送第一功率控制命令210可指示主机130将在预定时间段不使用存储器190。因此,在主机130不使用存储器190的时间期间,存储器处理器170可执行存在于命令缓冲器610中的命令。主机130将不使用存储器190的持续时间可取决于主机130的任意内部操作。115.在一个示例中,解码器160可从命令缓冲器610接收存储器处理器激活信号650。当接收到存储器处理器激活信号650并且接收到第一功率控制命令210(作为命令630)时,解码器160可将操作开始信号发送到存储器处理器170。在这种情况下,存储器处理器170可顺序地执行存在于命令缓冲器610中的命令,并且执行的命令可从命令缓冲器610被删除。例如,当存储器处理器170执行命令1 611时,命令1 611可从命令缓冲器610被删除,并且包括命令2 612、命令3 613和命令4 614的其它命令可留在命令缓冲器610中。116.在一个示例中,主机130可将第二功率控制命令(例如,250)发送到存储器装置110。例如,当主机130将开始使用存储器190时,主机130可将第二功率控制命令250发送到存储器装置110。在该示例中,为了防止与主机130的冲突,解码器160可暂停存储器处理器170的操作。解码器160可因此接收第二功率控制命令250并将操作结束信号发送到存储器处理器170。当接收到操作结束信号时,存储器处理器170可结束存储器处理器170的操作。当存储器处理器170的操作被结束时,存储器装置110可确定将由存储器处理器170处理的命令是否留在命令缓冲器610中。当命令留在命令缓冲器610中时,存储器装置110可将存储器处理器激活信息维持为指示“存储器处理器激活”。例如,当存储器处理器170仅执行命令1 611并结束存储器处理器170的操作时,存储器处理器170可仍然需要在接收下一第一功率控制命令时处理剩余的命令(例如,命令2 612、命令3 613和命令4 614)。然而,当没有命令留在命令缓冲器610中时,存储器装置110可将存储器处理器激活信息更新为指示“存储器处理器去激活”。这是因为不存在留待由存储器处理器170处理的命令,因此不需要激活存储器处理器170。117.图7示出根据一个或多个实施例的由存储器处理器处理从主机接收的命令的操作的示例。在操作710中,存储器装置110可从主机130接收命令。在操作720中,存储器装置110可将接收的命令存储在存储器处理器170的命令缓冲器中,并更新存储器处理器激活信息。因此,命令缓冲器可包括从主机130接收的至少一个命令。当命令从主机130被接收时,存储器装置110可将存储器处理激活信息更新或维持为指示“存储器处理器激活”。118.在操作730中,存储器装置110可接收第一功率控制命令(例如,210)。在该示例中,如所示出的,存储器处理器激活信息可能已经被设置为指示“存储器处理器激活”,以便存储器处理器170处理从主机130接收的且存储在缓冲器中的命令。因此,在存储器装置110允许存储器处理器170执行缓冲的命令时,存储器装置110可接收第一功率控制命令。119.在操作740中,当接收到操作开始信号(与第一功率控制命令有关)时,存储器处理器170可开始存储器处理器170的用于执行包括在命令缓冲器中的命令的操作。在这样做时,在操作750中,存储器装置110可接收第二功率控制命令(例如,250)。因此,存储器装置110可将操作结束信号发送到存储器处理器170。在操作760中,当第二功率控制命令被接收时,存储器装置110可结束存储器处理器170的用于执行包括在命令缓冲器中的命令的操作。然而,执行命令缓冲器中的命令可完成或可未完成,并且命令可保留或可未保留在命令缓冲器中。在操作770中,存储器装置110可确定将由存储器处理器170处理的任何命令是否保留在命令缓冲器中。在操作790中,当该命令(或任何其他命令)保留在命令缓冲器中时,可将存储器处理器激活信息维持为指示“存储器处理器激活”。在操作780中,当命令未留在命令缓冲器中时,可将存储器处理器激活信息更新为指示“存储器处理器去激活”。在任一情况下,处理器170根据操作结束信号被停止。120.图8示出根据一个或多个实施例的控制存储器处理器的方法的示例。在操作810中,存储器装置110可从主机130接收存储器功率控制命令。存储器功率控制命令可包括第一功率控制命令(其是在主机130将不使用存储器190时的命令)或第二功率控制命令(其是在主机130将使用存储器190时的命令)。121.在操作820中,存储器装置110可基于存储器功率控制命令和存储器处理器激活信息来确定是否激活包括在存储器装置110中的存储器处理器170。122.在操作830中,当存储器处理器170处于激活状态时,存储器装置110可基于第一功率控制命令来开始存储器处理器170的操作,或基于第二功率控制命令来结束存储器处理器170的操作。123.在操作840中,当存储器处理器170处于去激活状态时,存储器装置110可基于存储器功率控制命令来确定是激活还是去激活存储器190。124.在一个示例中,当存储器功率控制命令满足条件时,存储器功率控制命令可以是对存储器装置有效的命令。也就是说,由主机施加到存储器装置的命令可以是有效的或无效的。例如,在低芯片时钟使能(cke)状态下由存储器装置从主机接收的命令可不是有效的。因此,存储器装置可不基于该命令来操作。针对另一示例,在高cke状态下从主机接收的命令可以是对存储器装置有效的。125.在一个示例中,在存储器处理器的命令与主机的命令之间没有冲突的情况下,可存在用于将被执行的操作的预定时间。预定时间可以是基于存储器规格信息预先确定的时间。存储器规格信息可包括主机的命令在命令由存储器装置接收且存储器的状态被改变之后的预定时间段不被接受为有效的信息。在一个示例中,存储器装置可在进入省电状态之后的预定时间段(例如,dram规范的tpd)将来自主机的任何命令不接受(或执行)为有效的。在另一示例中,存储器装置可不接受(或执行)在从省电状态退出之后的预定时间段(例如,dram规范的txp)将来自主机的任何命令不接受为有效的。在对应时间(例如,tpd+txp)期间,存储器可不从主机接收任何命令,因此存储器处理器可自由地使用存储器。126.在一个示例中,在自刷新操作期间,存储器装置110可使用内部时钟而不使用存储器控制器120的时钟信号,并且存储器控制器120可不知道执行自刷新操作的存储器装置110的操作状态。因此,在存储器控制器120将srx命令施加到存储器装置110之后,存储器控制器120可等待用于从自刷新状态退出的最大时间。在等待最大时间之后,存储器控制器120可需要给出另一有效命令。从自刷新状态退出的最大时间可在电子器件工程联合委员会(jedec)标准中被定义。参照lpddr2的jedec标准,从自刷新状态退出的最大时间可被定义为自刷新退出到从自刷新状态退出之后的下一有效命令延迟的参数,并可使用符号(诸如,txsr)。这里,txsr可被定义为trfcab+10纳秒(ns)。trfcab可以是作为刷新循环时间的参数的符号。在64兆字节(mb)、128mb、256mb和512mb的lpddr2的情况下,trfcab可以是90ns。在1千兆字节(gb)、2gb和4gb的lpddr2的情况下,trfcab可以是130ns。在8gb的lpddr2的情况下,trfcab可以是210ns。在ddr3的情况下,512mb可对应于90ns,1gb可对应于110ns,2gb可对应于160ns,4gb可对应于300ns,8gb可对应于350ns。也就是说,存储器控制器120可能不知道存储器装置110的操作状态,因此可在将srx命令施加到存储器装置110后等待时间txsr之后给出下一有效命令。针对另一示例,存储器控制器120可在将sre命令施加到存储器装置110后等待时间tcksre之后给出下一有效命令。127.图9示出根据一个或多个实施例的电子装置900的示例。然后,电子装置900可包括存储器920、处理器910和通信接口930。存储器920、处理器910和通信接口930可通过通信总线940彼此连接。在一些实施例中,电子装置900可以是上述主机中的任何一个。在一些实施例中,存储器920表示上述的主机存储器以及存储器装置中的任何一个,和/或它们的非限制性示例组件的任何一个或多个组合。128.存储器920可在其中存储在由处理器910执行的处理期间生成的各种信息集。存储器920还可在其中存储各种数据集和程序集。存储器920可包括易失性存储器或非易失性存储器。存储器920可包括用于在其中存储各种数据集的大容量存储介质(诸如,硬盘)。存储器920可与图1的存储器190相同或相似。129.处理器910可以是具有用于执行期望的操作的物理构造的电路的硬件实现的装置。期望的操作可包括例如代码或指令(例如,包括在程序中的)。硬件实现的装置可包括例如微处理器、cpu、gpu、处理器核、多核处理器、多处理器、专用集成电路(asic)、现场可编程门阵(fpga)或npu等。130.处理器910可执行指令并控制电子装置900。由处理器910执行的指令(例如,代码或程序)可被存储在存储器920中。131.在此参照图1和图9描述的存储器装置、电子装置以及其他装置、设备、单元、模块和组件由硬件组件实现。可被用于执行在本技术中描述的操作的硬件组件的示例在适当的情况下包括控制器、传感器、生成器、驱动器、存储器、比较器、算术逻辑单元、加法器、减法器、乘法器、除法器、积分器和被配置为执行本技术中描述的操作的任何其他电子组件。在其他示例中,执行在本技术中描述的操作的硬件组件中的一个或多个由计算硬件(例如,由一个或多个处理器或计算机)实现。处理器或计算机可由一个或多个处理元件(诸如,逻辑门阵列、控制器和算数逻辑单元、数字信号处理器、微型计算机、可编程逻辑控制器、现场可编程门阵列、可编程逻辑单元或阵列、微处理器、或者被配置为以限定的方式响应并执行指令以达到期望结果的任何其他装置或装置的组合)实现。在一个示例中,处理器或计算机包括或连接到存储由处理器或计算机执行的指令或软件的一个或多个存储器。由处理器或计算机实现的硬件组件可执行指令或软件(诸如,操作系统(os)和在os上运行的一个或多个软件应用)以执行在本技术中描述的操作。硬件组件还可响应于指令或软件的执行而访问、操纵、处理、创建和存储数据。为了简洁,单数术语“处理器”或“计算机”可用于在本技术中描述的示例的描述中,但在其他示例中,多个处理器或计算机可被使用,或者处理器或计算机可包括多个处理单元、或多种类型的处理单元、或两者。例如,单个硬件组件、或者两个或更多个硬件组件可由单个处理器、或者两个或更多个处理器、或者处理器和控制器实现。一个或多个硬件组件可由一个或多个处理器、或者处理器和控制器实现,并且一个或多个其他硬件组件可由一个或多个其他处理器、或者另外的处理器和另外的控制器实现。一个或多个处理器、或者处理器和控制器可实现单个硬件组件、或者两个或更多个硬件组件。硬件组件可具有不同处理配置中的任何一个或多个,不同处理配置的示例包括单个处理器、独立处理器、并行处理器、单指令单数据(sisd)多处理、单指令多数据(simd)多处理、多指令单数据(misd)多处理和多指令多数据(mimd)多处理。132.图1至图9中示出的执行在本技术中描述的操作的方法由计算硬件(例如,由一个或多个处理器或计算机)执行,计算硬件被实现为如上所述地执行指令或软件以执行在本技术中描述的由所述方法执行的操作。例如,单个操作、或者两个或更多个操作可由单个处理器、或者两个或更多个处理器、或者处理器和控制器执行。一个或多个操作可由一个或多个处理器、或者处理器和控制器执行,并且一个或多个其他操作可由一个或多个其他处理器、或者另外的处理器和另外的控制器执行。一个或多个处理器、或者处理器和控制器可执行单个操作、或者两个或更多个操作。133.用于控制计算硬件(例如,一个或多个处理器或计算机)以实现硬件组件并执行如上所述的方法的指令或软件可被编写为计算机程序、代码段、指令或它们的任何组合,以用于单独地或共同地指示或配置一个或多个处理器或计算机作为机器或专用计算机进行操作,以执行由硬件组件执行的操作和如上所述的方法。在一个示例中,指令或软件包括由一个或多个处理器或计算机直接执行的机器代码(诸如,由编译器产生的机器代码)。在另一示例中,指令或软件包括由一个或多个处理器或计算机使用解释器执行的高级代码。指令或软件可基于附图中示出的框图和流程图以及在此的对应描述使用任何编程语言来编写,附图中示出的框图和流程图以及在此的对应描述公开了用于执行由硬件组件执行的操作和如上所述的方法的算法。134.执行如上所述的方法的指令或软件、以及任何相关联的数据、数据文件和数据结构可被记录、存储或固定在一个或多个非暂时性计算机可读存储介质中或者被记录、存储或固定在一个或多个非暂时性计算机可读存储介质上。非暂时性计算机可读存储介质的示例包括只读存储器(rom)、随机存取可编程只读存储器(prom)、电可擦除可编程只读存储器(eeprom)、随机存取存储器(ram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、闪存、非易失性存储器、cd-rom、cd-r、cd+r、cd-rw、cd+rw、dvd-rom、dvd-r、dvd+r、dvd-rw、dvd+rw、dvd-ram、bd-rom、bd-r、bd-r lth、bd-re、蓝光或光盘存储装置、硬盘驱动器(hdd)、固态驱动器(ssd)、卡型存储器(诸如,多媒体卡或微型卡(例如,安全数字(sd)或极限数字(xd)))、磁带、软盘、磁光数据存储装置、光学数据存储装置、硬盘、固态盘和任何其他装置,该任何其他装置被配置为以非暂时性方式存储指令或软件、以及任何相关联的数据、数据文件和数据结构,并将指令或软件、以及任何相关联的数据、数据文件和数据结构提供给一个或多个处理器或计算机,使得一个或多个处理器或计算机可执行指令。在一个示例中,指令或软件、以及任何相关联的数据、数据文件和数据结构分布在联网的计算机系统上,使得指令和软件、以及任何相关联的数据、数据文件和数据结构由一个或多个处理器或计算机以分布方式存储、访问和执行。135.虽然本公开包括特定示例,但是,在理解本技术的公开之后将是清楚的是,在不脱离权利要求及其等同物的精神和范围的情况下,可在这些示例中做出形式和细节上的各种改变。在此描述的示例将仅以描述性含义被考虑,而不是出于限制的目的。每个示例中的特征或方面的描述将被认为可应用于其它示例中的类似的特征或方面。如果描述的技术以不同的顺序被执行,和/或如果描述的系统、结构、装置或电路中的组件以不同的方式被组合和/或由其他组件或它们的等同物来代替或补充,则可获得合适的结果。136.因此,除了上面的公开之外,公开的范围还可由权利要求和他们的等同物定义,并且在权利要求和他们的等同物的范围内的所有变化应被解释为被包括在公开中。
图片声明:本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!
内容声明:本文中引用的各种信息及资料(包括但不限于文字、数据、图表及超链接等)均来源于该信息及资料的相关主体(包括但不限于公司、媒体、协会等机构)的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理!本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!
免责声明:我们致力于保护作者版权,注重分享,被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理,本文部分文字与图片资源来自于网络,部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益,请立即通知我们,情况属实,我们会第一时间予以删除,并同时向您表示歉意,谢谢!
用于存储器处理控制的方法和装置与流程 专利技术说明
作者:admin
2023-06-29 11:05:14
241