一种半导体结构及其制造方法与流程 专利技术说明

电气元件制品的制造及其应用技术1.本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。背景技术：2.半导体结构，包括衬底以及位于所述衬底上的一个或多个芯片，所述衬底的表面设置有焊垫，所述芯片通过键合线与所述衬底表面的焊垫电连接。3.然而，随着半导体结构朝着小尺寸、高集成度的方向发展，位于衬底表面的焊垫的排布密度越来越大，相邻的焊垫以及相邻的键合线之间容易发生短路，影响半导体结构的可靠性。技术实现要素：4.本公开实施例提供一种半导体结构，包括：5.衬底，所述衬底具有第一焊垫；6.转接板，位于所述衬底上，所述转接板的底表面覆盖所述第一焊垫；其中，所述转接板包括第二焊垫和连接结构；所述第二焊垫位于所述转接板除底表面以外的任意表面上；所述连接结构的一端与所述第一焊垫连接，所述连接结构的另一端与所述第二焊垫连接。7.在一些实施例中，所述转接板还包括：密封层，所述密封层的底部覆盖所述第一焊垫，所述第二焊垫位于所述密封层的侧表面。8.在一些实施例中，所述连接结构位于所述密封层内。9.在一些实施例中，所述第二焊垫包括高度不同的多个第二子焊垫组，每个所述第二子焊垫组包括多个沿第一方向排列分布的第二子焊垫。10.在一些实施例中，所述第一焊垫包括一个或者多个第一子焊垫组，所述第一子焊垫组包括多个沿第一方向排列分布的第一子焊垫。11.在一些实施例中，所述第一子焊垫组中沿第一方向上相邻的两个所述第一子焊垫之间的距离小于所述第二子焊垫组中沿第一方向上相邻的两个所述第二子焊垫之间的距离。12.在一些实施例中，所述连接结构包括多个子连接结构；其中，所述子连接结构具有不同的高度。13.在一些实施例中，所述连接结构包括多个沿第一方向排列分布的子连接结构；其中，相邻的两个所述子连接结构具有不同的高度。14.在一些实施例中，所述子连接结构包括沿不同方向延伸且彼此连接的第一连接子部和第二连接子部；所述第一连接子部与所述第一焊垫连接，所述第二连接子部与所述第二焊垫连接。15.在一些实施例中，所述第一连接子部的延伸方向与所述衬底垂直，所述第二连接子部的延伸方向与所述衬底平行。16.在一些实施例中，所述半导体结构还包括：设置于所述衬底上的一个或者多个芯片，所述芯片的表面具有焊盘，所述焊盘通过键合线与所述第二子焊垫组电连接。17.在一些实施例中，所述多个芯片中包括相互堆叠的两个芯片，多个所述第二子焊垫组中包括高度不同的两个第二子焊垫组；其中，所述两个芯片中位于上方的芯片与所述两个第二子焊垫组位于上方的第二子焊垫组电连接，所述两个芯片中位于下方的芯片与所述两个第二子焊垫组位于下方的第二子焊垫组电连接。18.在一些实施例中，所述半导体结构还包括：封装层，所述封装层至少覆盖所述芯片及所述转接板。19.在一些实施例中，所述转接板的数量为多个，多个所述转接板围绕所述一个或者多个芯片设置。20.本公开实施例还提供了一种半导体结构的制造方法，包括：21.提供衬底，所述衬底的表面具有第一焊垫；22.在所述衬底上形成转接板，包括：形成连接结构和第二焊垫，所述第二焊垫位于所述转接板除底表面以外的任意表面上；23.所述连接结构的一端与所述第一焊垫连接，所述连接结构的另一端与所述第二焊垫连接。24.在一些实施例中，在所述衬底上形成转接板，还包括：在所述衬底上形成密封层，所述密封层包覆所述连接结构，并使所述第二焊垫位于所述密封层的侧表面。25.在一些实施例中，形成连接结构和第二焊垫，包括：26.在所述衬底上形成牺牲层，所述牺牲层覆盖所述第一焊垫；27.刻蚀所述牺牲层，在所述牺牲层内形成凹槽；28.在所述凹槽内填充导电材料，形成所述连接结构和所述第二焊垫；29.移除所述牺牲层。30.在一些实施例中，所述凹槽包括多个沿第一方向均匀排列分布的子凹槽，每个所述子凹槽包括依次连通的第一凹槽子部，第二凹槽子部和第三凹槽子部；刻蚀所述牺牲层，包括：从所述牺牲层的顶表面向下刻蚀形成所述第一凹槽子部，所述第一凹槽子部暴露出所述第一焊垫；31.从所述牺牲层的顶表面往下刻蚀形成所述第二凹槽子部，所述第二凹槽子部沿竖直方向的深度小于所述第一凹槽子部沿竖直方向的深度；32.从所述牺牲层的顶表面往下刻蚀形成所述第三凹槽子部，所述第三凹槽子部沿竖直方向的深度大于所述第二凹槽子部沿竖直方向的深度且小于所述第一凹槽子部沿竖直方向的深度。33.在一些实施例中，沿第一方向上相邻的所述子凹槽中的所述第二凹槽子部在竖直方向具有不同的深度，且沿第一方向上相邻的所述子凹槽中的所述第三凹槽子部在竖直方向具有不同的深度。34.在一些实施例中，在所述凹槽内填充导电材料，形成所述连接结构和所述第二焊垫，包括：35.在所述第一凹槽子部和所述第二凹槽子部内填充导电材料形成所述连接结构，在所述第三凹槽子部内填充导电材料形成所述第二焊垫。36.在一些实施例中，所述方法还包括：在所述衬底上固定至少一个芯片，所述芯片的表面具有焊盘；采用键合线将所述焊盘电连接至所述第二焊垫。37.在一些实施例中，采用模塑工艺形成所述密封层。38.本公开实施例提供的半导体结构及其制造方法，其中，所述半导体结构包括：衬底，所述衬底具有第一焊垫；转接板，位于所述衬底上，所述转接板的底表面覆盖所述第一焊垫；其中，所述转接板包括第二焊垫和连接结构；所述第二焊垫位于所述转接板除底表面以外的任意表面上；所述连接结构的一端与所述第一焊垫连接，所述连接结构的另一端与所述第二焊垫连接。本公开实施例通过连接结构将位于衬底的第一焊垫引出至转接板除底表面以外的任意表面上，形成第二焊垫。所述转接板位于衬底上方，其侧表面具有较大的面积，因而使第二焊垫的排布密度可以小于所述第一焊垫的排布密度，在打线时可以降低相邻的第二焊垫之间以及相邻的键合线之间短路的可能性。相比于传统技术，本公开实施例提供的半导体结构可以具有更小的衬底尺寸、更多的焊垫数量及更低的焊垫排布密度。此外，所述转接板的存在还可以缩短键合线的长度，从而减小发热及信号衰减。39.本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。附图说明40.为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。41.图1a为本公开实施例提供的半导体结构的透视图，图1b为沿图1a的线a-a'截取的剖面结构示意图，图1c为图1a中第一焊垫及连接结构的透视图；42.图2a为本公开另一实施例提供的半导体结构的透视图，图2b为沿图2a的线a-a'截取的剖面结构示意图；43.图3a为本公开另一实施例提供的半导体结构的透视图，图3b为沿图3a的线a-a'截取的剖面结构示意图；44.图4为本公开实施例提供的半导体结构制造方法的流程框图；45.图5a至图10b为本公开实施例提供的半导体结构的工艺流程图。具体实施方式46.下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。47.在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。48.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。49.应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。50.空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。51.在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。52.半导体结构，包括衬底以及位于所述衬底上的一个或多个芯片，所述衬底的表面设置有焊垫，所述芯片通过键合线与所述衬底表面的焊垫电连接。随着半导体结构向小尺寸、高集成度的方向发展，衬底的尺寸逐渐减小，焊垫的数量逐渐增加，从而使得焊垫的排布密度越来越大，在打线时，相邻的焊垫以及相邻的键合线之间容易发生短路，影响半导体结构的可靠性。53.基于此，提出了本公开实施例的以下技术方案：54.本公开实施例提供了一种半导体结构，包括：衬底，所述衬底具有第一焊垫；转接板，位于所述衬底上，所述转接板的底表面覆盖所述第一焊垫；其中，所述转接板包括第二焊垫和连接结构；所述第二焊垫位于所述转接板除底表面以外的任意表面上；所述连接结构的一端与所述第一焊垫连接，所述连接结构的另一端与所述第二焊垫连接。55.本公开实施例通过连接结构将位于衬底的第一焊垫引出至转接板除底表面以外的任意表面上，形成第二焊垫。所述转接板位于衬底上方，其侧表面具有较大的面积，因而使第二焊垫的排布密度可以小于所述第一焊垫的排布密度，在打线时可以降低相邻的第二焊垫之间以及相邻的键合线之间短路的可能性。相比于传统技术，本公开实施例提供的半导体结构可以具有更小的衬底尺寸、更多的焊垫数量及更低的焊垫排布密度。此外，所述转接板的存在还可以缩短键合线的长度，从而减小发热及信号衰减。56.下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例做局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。57.图1a、图2a、图3a为本公开实施例提供的半导体结构的透视图，图1b、图2b、图3b分别为沿图1a、图2a、图3a的线a-a'截取的剖面结构示意图，图1c为图1a中第一焊垫及连接结构的透视图。以下结合图1a至图3b对本公开实施例提供的半导体结构再作进一步详细的说明。58.如图1a至图1c所示，所述半导体结构包括：衬底10，所述衬底10具有第一焊垫p1；转接板16，位于所述衬底10上，所述转接板16的底表面覆盖所述第一焊垫p1；其中，所述转接板16包括第二焊垫p2和连接结构l；所述第二焊垫p2位于所述转接板16除底表面以外的任意表面上；所述连接结构l的一端与所述第一焊垫p1连接，所述连接结构l的另一端与所述第二焊垫p2连接。59.所述衬底10可以是刚性印刷电路板、柔性印刷电路板、刚性-柔性印刷电路板或其任何组合。在一具体实施例中，所述衬底10为内部设置有各种电路元件的多层电路板。在一更具体实施例中，所述衬底10的表面包括绝缘层(未图示)，所述第一焊垫p1位于所述绝缘层(未图示)内，且所述第一焊垫p1的上表面与所述绝缘层(未图示)的上表面齐平。所述第一焊垫p1的材料可以包括钨(w)、铜(cu)、钛(ti)、钽(ta)、氮化钛(tin)、氮化钽(tan)、金属硅化物、金属合金、导电碳或其任何组合。所述绝缘层(未图示)的材料可以是阻焊剂。60.在一实施例中，所述转接板16还包括：密封层15，所述密封层15的底部覆盖所述第一焊垫p1，所述第二焊垫p2位于所述密封层15的侧表面。但不限于此，在其他实施例中，所述第二焊垫p2还可以位于所述密封层15的顶表面。所述密封层15的材料为绝缘材料，例如，环氧树脂模塑料。所述第二焊垫p2的材料可以与所述第一焊垫p1的材料相同或不同。可选的，所述第二焊垫p2的材料可以包括金属、金属氮化物、金属硅化物、金属合金、导电碳或其任何组合。61.在一实施例中，所述第二焊垫p2包括高度不同的多个第二子焊垫组p20，每个所述第二子焊垫组p20包括多个沿第一方向排列分布的第二子焊垫14。可选的，所述第一方向平行于所述衬底10表面。如图1a所示，多个所述第二子焊垫组p20暴露于所述密封层15的侧表面，且沿垂直于所述衬底10的方向上排列分布。62.参见图1a、图1c，在一实施例中，所述第一焊垫p1包括至少一个第一子焊垫组p10，所述第一子焊垫组p10包括多个沿第一方向排列分布的第一子焊垫11。在一具体的实施例中，所述第一子焊垫组p10中沿第一方向上相邻的两个所述第一子焊垫11之间的距离小于所述第二子焊垫组p20中沿第一方向上相邻的两个所述第二子焊垫14之间的距离。换句话说，在第一方向上，所述第二子焊垫14的排布相比所述第一子焊垫11的排布更加稀疏。如此，在打线时，相邻的第二子焊垫14之间以及与所述相邻的第二子焊垫14连接的键合线之间不容易短路，提高了半导体结构的可靠性。可以理解的是，所述第一子焊垫11和所述第二子焊垫14是一一对应的关系，之所以在第一方向上相邻的两个所述第二子焊垫14之间的距离大于相邻的两个所述第一子焊垫11之间的距离，是因为每一个第一子焊垫组p10对应高度不同的多个第二子焊垫组p20，从而，在每一个第二子焊垫组p20中第二子焊垫14的数量要少于每一个第一子焊垫组p10中第一子焊垫11的数量，因此，每一个第二子焊垫组p20中相邻的第二子焊垫14的距离要大于每一个第一子焊垫组p10中相邻的第一子焊垫11之间的距离。如图1c所示，每一个所述第一子焊垫组p10对应高度不同的2个所述第二子焊垫组p20。但不限于此，每一个所述第一子焊垫组p10还可以对应高度不同的更多个所述第二子焊垫组p20，例如3个、4个或5个。63.图1a至图1c示出的每一转接板16覆盖一组所述第一子焊垫组p10。但不限于此，如图2a至图2b所示，在另一实施例中，每一转接板16覆盖多组所述第一子焊垫组p10，该多组所述第一子焊垫组p10在所述衬底10上沿第二方向排列分布。在一具体实施例中，第二方向与第一方向垂直。64.需要说明的是，所述第一子焊垫组的数量与所述第二子焊垫组的数量不限于图1a至图3b所示，所述第一子焊垫组的数量以及所述第二子焊垫组的数量可以更多或更少。65.继续参见图1c，所述连接结构l位于所述密封层15内，所述第二焊垫p2与所述第一焊垫p1通过所述连接结构l一一对应连接，所述连接结构l的排布方式与所述第一焊垫p1的排布方式相同，所述连接结构l的高度决定了所述第二焊垫p2的高度。在一实施例中，所述连接结构l包括多个子连接结构13；其中，所述子连接结构13具有不同的高度。在一些实施例中，所述连接结构l包括多个沿第一方向排列分布的子连接结构13；其中，相邻的两个所述子连接结构13具有不同的高度。66.在一实施例中，所述子连接结构13包括沿不同方向延伸且彼此连接的第一连接子部131和第二连接子部132；所述第一连接子部131与所述第一焊垫p1连接，所述第二连接子部132与所述第二焊垫p2连接。在一具体实施例中，所述第一连接子部131的延伸方向与所述衬底10垂直，所述第二连接子部132的延伸方向与所述衬底10平行。所述第一连接子部131和所述第二连接子部132可以是同时形成，也可以依次形成；所述第一连接子部131和所述第二连接子部132的材料可以包括金属、金属氮化物、金属硅化物、金属合金、导电碳或其任何组合。在一具体实施例中，所述第一焊垫p1、所述连接结构l、所述第二焊垫p2的材料相同，例如，铜(cu)。67.在一实施例中，所述半导体结构还包括：设置于所述衬底10上的一个或多个芯片c，所述芯片c的表面具有焊盘18，所述焊盘18通过键合线19与所述第二子焊垫组p20电连接。这里，所述芯片c可以是存储器，例如动态随机存储器(dram)。所述键合线19用于传导信号，其材料可以是金属，例如，金(au)。68.在一实施例中，设置于所述衬底10上的芯片c的数量为多个，多个所述芯片c的侧表面在垂直于所述衬底10的方向上对齐，如图1a至图2b所示。但不限于此，在其他实施例中，相邻的两个芯片c可以相互偏移一预定距离，如图3a至图3b所示。69.在一实施例中，如图1a至图1b所示，所述多个芯片c中包括相互堆叠的两个芯片c1、c2，多个所述第二子焊垫组p20中包括高度不同的两个第二子焊垫组p21、p22；其中，所述两个芯片c1、c2中位于上方的芯片c2与所述两个第二子焊垫组p21、p22位于上方的第二子焊垫组p22电连接，所述两个芯片c1、c2中位于下方的芯片c1与所述两个第二子焊垫组p21、p22位于下方的第二子焊垫组p21电连接。但不限于此，在另一实施例中，相互堆叠的两个芯片c1、c2还可以分别与具有同一高度的两个第二子焊垫组p20电连接，其中，所述两个第二子焊垫组p20分别位于两个所述转接板16的侧表面，如图3a至图3b所示。70.在一实施例中，所述芯片c还包括粘接层17，所述粘接层17位于所述芯片c的下表面，用于将一个或多个所述芯片c顺序粘合至所述衬底10上。所述粘接层17包括粘合膜，例如，直接粘合膜(daf)。71.在一实施例中，所述转接板16的数量为多个，多个所述转接板16围绕所述一个或多个芯片c设置。如图1a至图1b所示，在一些实施例中，所述转接板16的数量为2个，2个所述转接板16分别位于所述一个或多个芯片c的两侧。但不限于此，所述转接板16的数量还可以更多或更少，例如1个、3个或4个。72.在一实施例中，所述半导体结构还包括：封装层(未图示)，所述封装层(未图示)至少覆盖所述芯片c及所述转接板16。可以理解的是，所述封装层(未图示)还包覆所述键合线19以及所述衬底10的部分表面。73.综上可知，本公开实施例通过连接结构l将位于衬底10的第一焊垫p1引出至转接板16除底表面以外的任意表面上，形成第二焊垫p2。所述转接板16位于衬底10上方，其侧表面具有较大的面积，因而使第二焊垫p2的排布密度可以小于所述第一焊垫p1的排布密度，在打线时可以降低相邻的第二焊垫p2之间以及相邻的键合线19之间短路的可能性。相比于传统技术，本公开实施例提供的半导体结构可以具有更小的衬底尺寸、更多的焊垫数量及更低的焊垫排布密度。此外，所述转接板16的存在还可以缩短键合线19的长度，从而减小发热及信号衰减。74.本公开实施例还提供了一种半导体结构的制造方法，如图4所示，所述方法包括以下步骤：75.步骤401、提供衬底，所述衬底的表面具有第一焊垫；76.步骤402、在所述衬底上形成转接板，包括：形成连接结构和第二焊垫，所述第二焊垫位于所述转接板除底表面以外的任意表面上；所述连接结构的一端与所述第一焊垫连接，所述连接结构的另一端与所述第二焊垫连接。77.下面，结合图5a至图10b对本公开实施例的半导体结构的制造方法再做进一步详细的说明。其中，图5a、图6a、图7a、图8a、图9a、图10a为本公开实施例提供的半导体结构的制造方法在不同工艺步骤中的透视图，图5b、图6b、图7b、图8b、图9b、图10b分别为沿着图5a、图6a、图7a、图8a、图9a、图10a的线a-a'截取的剖面结构示意图。78.首先，执行步骤401，提供衬底10，所述衬底10的表面具有第一焊垫p1，如图5a至图5b所示。79.所述衬底10可以是刚性印刷电路板、柔性印刷电路板、刚性-柔性印刷电路板或其任何组合。在一具体实施例中，所述衬底10为内部设置有各种电路元件的多层电路板。在一更具体实施例中，所述衬底10的表面包括绝缘层(未图示)，所述第一焊垫p1位于所述绝缘层(未图示)内，且所述第一焊垫p1的上表面与所述绝缘层(未图示)的上表面齐平。所述第一焊垫p1的材料可以包括钨(w)、铜(cu)、钛(ti)、钽(ta)、氮化钛(tin)、氮化钽(tan)、金属硅化物、金属合金、导电碳或其任何组合。所述绝缘层(未图示)的材料可以是阻焊剂。80.在一实施例中，所述第一焊垫p1包括至少一个第一子焊垫组p10，所述第一子焊垫组p10包括多个沿第一方向排列分布的第一子焊垫11。81.图5a-5b示出的所述第一子焊垫组p10的数量为两个，后续将在该两个所述第一子焊垫组p10上分别形成两个转接板16(参见图10a至图10b)，即每一转接板16覆盖一个所述第一子焊垫组p10。但不限于此，所述第一子焊垫组p10的个数还可以为更多，被每一所述转接板16覆盖的所述第一子焊垫组p10的个数也可以为更多。如图2a-2b所示，在一实施例中，被同一所述转接板16覆盖的多个所述第一子焊垫组p10沿第二方向排列分布。在一具体实施例中，第二方向与第一方向垂直。82.接着，执行步骤402，如图6a至图10b所示，在所述衬底10上形成转接板16，包括：形成连接结构l和第二焊垫p2，所述第二焊垫p2位于所述转接板16除底表面以外的任意表面上；所述连接结构l的一端与所述第一焊垫p1连接，所述连接结构l的另一端与所述第二焊垫p2连接。83.在一实施例中，在所述衬底10上形成转接板16，还包括：在所述衬底10上形成密封层15，所述密封层15包覆所述连接结构l，并使所述第二焊垫p2位于所述密封层15的侧表面。但不限于此，在其他实施例中，所述第二焊垫p2还可以形成于所述密封层15的顶表面。这里，可以采用模塑工艺形成所述密封层15，所述密封层15的材料为绝缘材料，例如，环氧树脂模塑料。84.在一实施例中，形成连接结构l和第二焊垫p2，包括：85.在所述衬底10上形成牺牲层12，所述牺牲层12覆盖所述第一焊垫p1，如图6a至图6b所示；86.刻蚀所述牺牲层12，在所述牺牲层12内形成凹槽t，如图7a至图7b所示；87.在所述凹槽t内填充导电材料，形成所述连接结构l和所述第二焊垫p2，如图8a至图8b所示；88.移除所述牺牲层12，如图9a至图9b所示。89.所述导电材料的形成工艺可以是化学气相沉积(cvd)、等离子增强cvd(pecvd)、物理气相沉积(pvd)、原子层沉积(ald)、电镀、化学镀、溅射等。所述导电材料可以与所述第一焊垫p1的材料相同或不同。可选的，所述导电材料可以包括金属、金属氮化物、金属硅化物、金属合金、导电碳或其任何组合。在一实施例中，所述第一焊垫p1、所述连接结构l、所述第二焊垫p2的材料相同，例如，铜(cu)。90.再次参考图7a至图7b，在一实施例中，所述凹槽t包括多个沿第一方向排列分布的子凹槽t4，每个所述子凹槽t4包括依次连通的第一凹槽子部t1，第二凹槽子部t2和第三凹槽子部t3；刻蚀所述牺牲层12，包括：91.从所述牺牲层12的顶表面向下刻蚀形成所述第一凹槽子部t1，所述第一凹槽子部t1暴露出所述第一焊垫p1；92.从所述牺牲层12的顶表面往下刻蚀形成所述第二凹槽子部t2，所述第二凹槽子部t2沿竖直方向的深度小于所述第一凹槽子部t1沿竖直方向的深度；93.从所述牺牲层12的顶表面往下刻蚀形成所述第三凹槽子部t3，所述第三凹槽子部t3沿竖直方向的深度大于所述第二凹槽子部t2沿竖直方向的深度且小于所述第一凹槽子部t1沿竖直方向的深度。94.可选的，所述牺牲层12的材料可以为光刻胶，通过对所述牺牲层12执行曝光、显影工艺以在所述牺牲层12内形成凹槽t。并且，可以通过调整曝光时间、光束辐射剂量或显影时间得到具有不同深度的所述第一凹槽子部t1、所述第二凹槽子部t2和所述第三凹槽子部t3。95.再次参考图8a至图8b，在一实施例中，在所述凹槽t内填充导电材料，形成所述连接结构l和所述第二焊垫p2，包括：96.在所述第一凹槽子部t1和所述第二凹槽子部t2内填充导电材料形成所述连接结构l，在所述第三凹槽子部t3内填充导电材料形成所述第二焊垫p2。97.具体的，所述连接结构l包括多个沿第一方向均匀排列分布的子连接结构13。在一个具体的实施例中，所述子连接结构13包括沿不同方向延伸且彼此连接的第一连接子部131和第二连接子部132；其中，所述第一连接子部131是在所述第一凹槽子部t1内填充导电材料形成的，所述第二连接子部132是在所述第二凹槽子部t2内填充导电材料形成的。98.更具体的，所述第二焊垫p2包括高度不同的多个第二子焊垫组p20，每个所述第二子焊垫组p20包括多个沿第一方向排列分布的第二子焊垫14。99.可以理解的，所述第二凹槽子部t2沿竖直方向的深度决定了子连接结构13的高度，所述第二凹槽子部t2沿竖直方向的深度以及所述第三凹槽子部t3沿竖直方向的深度决定了所述第二子焊垫14的高度。在一实施例中，沿第一方向上相邻的所述子凹槽t4中的所述第二凹槽子部t2在竖直方向具有不同的深度，且沿第一方向上相邻的所述子凹槽t4中的所述第三凹槽子部t3在竖直方向具有不同的深度，使得最终形成的相邻的两个子连接结构13具有不同的高度，与该相邻的两个所述子连接结构13相连的所述第二子焊垫14亦具有不同的高度。所述第一子焊垫11和所述第二子焊垫14是一一对应的关系，每一个第一子焊垫组p10对应高度不同的多个第二子焊垫组p20。因此，第二子焊垫组p20中沿第一方向上相邻的第二子焊垫14的距离要大于每一个第一子焊垫组p10中沿第一方向上相邻的第一子焊垫11之间的距离。换句话说，在第一方向上，所述第二子焊垫14相比所述第一子焊垫11排列的更加稀疏。如此，在打线时，相邻的第二子焊垫14之间以及与所述相邻的第二子焊垫14连接的键合线之间不容易短路，提高了半导体结构的可靠性。相比于传统技术，本公开实施例提供的半导体结构可以具有更小的衬底尺寸、更多的焊垫数量及更低的焊垫排布密度。100.再次参见图9a，每一个所述第一子焊垫组p10对应高度不同的2个所述第二子焊垫组p20。但不限于此，每一个所述第一子焊垫组p10还可以对应高度不同的更多个所述第二子焊垫组p20，例如3个、4个或5个。101.在一实施例中，所述方法还包括：在所述衬底10上固定至少一个芯片c，所述芯片c的表面具有焊盘18；采用键合线19将所述焊盘18电连接至所述第二焊垫p2，形成如图1a至图1b所示的半导体结构。所述键合线19用于传导信号。本公开实施例通过采用转接板16将位于所述衬底10上的第一焊垫p1引至所述转接板16的侧表面，形成第二焊垫p2，所述键合线19与所述第二焊垫p2直接连接，可以有效缩短所述键合线19的长度，从而增强信号的传输性能，减小发热及信号衰减。这里，所述芯片c可以是存储器，例如动态随机存储器(dram)。所述键合线19的材料可以是金属，例如，金(au)。102.在一实施例中，设置于所述衬底10上的芯片c的数量为多个，多个所述芯片c的侧表面在垂直于所述衬底10的方向上对齐，如图1a至图2b所示。但不限于此，在其他实施例中，相邻的两个芯片c可以相互偏移一预定距离，如图3a至图3b所示。103.在一实施例中，所述多个芯片c中包括相互堆叠的两个芯片c1、c2，多个所述第二子焊垫组p20中包括高度不同的两个第二子焊垫组p21、p22；其中，所述两个芯片c1、c2中位于上方的芯片c2与所述两个第二子焊垫组p21、p22位于上方的第二子焊垫组p22电连接，所述两个芯片c1、c2中位于下方的芯片c1与所述两个第二子焊垫组p21、p22位于下方的第二子焊垫组p21电连接，如图1a至图1b所示。但不限于此，在另一实施例中，相互堆叠的两个芯片c1、c2还可以分别与具有同一高度的两个第二子焊垫组p20电连接，其中，所述两个第二子焊垫组p20分别位于两个所述转接板16的侧表面，如图3a至图3b所示。104.在一实施例中，所述芯片c还包括粘接层17，所述粘接层17位于所述芯片c的下表面，用于将一个或多个所述芯片c顺序粘合至所述衬底10上。所述粘接层17包括粘合膜，例如，直接粘合膜(daf)。105.在一实施例中，所述转接板16的数量为多个，多个所述转接板16围绕所述一个或多个芯片c设置。如图1a至图1b所示，在一些实施例中，所述转接板16的数量为2个，2个所述转接板16分别位于所述一个或多个芯片c的两侧。但不限于此，所述转接板16的数量还可以更多或更少，例如1个、3个或4个。106.在一实施例中，所述方法还包括：形成封装层(未图示)，所述封装层(未图示)至少覆盖所述芯片c及所述转接板16。可以理解的是，所述封装层(未图示)还包覆所述键合线19以及所述衬底10的部分表面。107.应当说明的是，本领域技术人员能够对上述步骤顺序进行变换而并不离开本公开的保护范围，以上所述，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!