一种迟滞电压比较器的制作方法 专利技术说明

电子电路装置的制造及其应用技术1.本实用新型涉及比较器技术领域，尤其涉及一种迟滞电压比较器。背景技术：2.比较器的功能是对两个输入电压的大小进行比较，并根据比较结果输出高低电平。此外，高电平相当于逻辑电平“1”，低电平相当于逻辑电平“0”，所以可作为模拟电路与数字电路的接口电路；一般比较器在阈值电压附近受噪声影响很大，而迟滞比较器引入了正反馈，在阈值点处产生“迟滞”特性，具有很强的抗干扰能力。而比较器还有一个重要特性就是传输延时，通常要求传输延时时间尽量短，以实现高速比较。3.在目前迟滞电压比较器的电路结构中，传输延时大小严重依赖电流源输出电流的大小，也就是电流源输出的电流越大传输延时越小；目前只能通过加大mos管w/l的比值来调整电流源输出电流的大小，但对传输延时的优化空间较小，且mos管w/l越大，自身寄生电容越大，对比较电路中差分对管电压耦合越严重，输出稳定性变差。4.可见，现有技术中迟滞电压比较器存在降低传输延时和输出稳定性不兼容的问题。技术实现要素：5.针对现有技术中所存在的不足，本实用新型提供了一种迟滞电压比较器，其解决了现有技术中迟滞电压比较器存在降低传输延时和输出稳定性不兼容的问题，通过在第一工作电流的基础上再增加两路工作电流，可以在不提高第一工作电流的情况下增大第二反馈回路的工作电流，从而可以在降低传输延时的同时还能实现比较器的输出稳定性。6.本实用新型提供一种迟滞电压比较器，所述比较器包括：尾电流源、比较电路、第一反馈回路、第二反馈回路和输出回路；所述尾电流源的第一输入端与基准电流端相连，所述尾电流源的第二输入端与电源端相连，用于将所述基准电流转换成第一工作电流；所述比较电路的第一端与比较电压输入端相连，所述比较电路的第二端与基准电压端相连，所述比较电路的第三端与所述尾电流源的输出端相连，用于对所述比较电压与所述基准电压进行比较，输出比较结果；所述第一反馈回路的输入端与所述比较电路的输出端相连，用于根据所述比较结果在相对应的输出端输出所述第一工作电流；所述第二反馈回路的第一输入端与所述第一反馈回路的第一输出端相连，所述第二反馈回路的第二输入端与所述第一反馈回路的第二输出端相连，所述第二反馈回路的第三输入端与电源端相连，用于将所述电源端输出的电压转换成第二工作电流和第三工作电流，还用于根据所述第一工作电流、所述第二工作电流和所述第三工作电流降低传输延时；所述输出回路的第一输入端与所述第二反馈回路的第一输出端相连，所述输出回路的第二输入端与所述第二反馈回路的第二输出端相连，所述输出回路的输出端与后级电路相连，用于输出高电平或低电平到所述后级电路。7.可选地，所述比较器还包括：buffer电路，所述buffer电路的输入端与所述输出回路的输出端相连，所述buffer电路的输出端与所述后级电路相连。8.可选地，所述尾电流源包括：第一mos管和第二mos管；所述第一mos管的源极和所述第二mos管的源极分别与电源端相连，所述第一mos管的栅极、所述第一mos管的漏极和所述第二mos管的栅极分别与所述基准电流端相连，所述第二mos管的漏极为所述尾电流源的输出端。9.可选地，所述比较电路包括：第三mos管和第四mos管；所述第三mos管的源极和所述第四mos管的源极分别与所述尾电流源的输出端相连，所述第三mos管的栅极与基准电压端相连，所述第四mos管的栅极与所述比较电压输入端相连，所述第三mos管的漏极为所述比较电路的第一输出端，所述第四mos管的漏极为所述比较电路的第二输出端。10.可选地，所述第一反馈回路包括：第五mos管、第六mos管、第七mos管和第八mos管；所述第五mos管的漏极、所述第五mos管的栅极和所述第六mos管的栅极分别与所述第三mos管的漏极相连，所述第七mos管的栅极、所述第八mos管的栅极和所述第八mos管的漏极分别与所述第四mos管的漏极相连，所述第五mos管的源极、所述第六mos管的源极、所述第七mos管的源极和所述第八mos管的源极分别接地；其中，所述第六mos管的漏极为所述第一反馈回路的第一输出端，所述第七mos管的漏极为所述第一反馈回路的第二输出端。11.可选地，所述输出回路包括：第九mos管、第十mos管、第十一mos管和第十二mos管；所述第九mos管的栅极与所述第二反馈回路的第一输出端相连，所述第九mos管的漏极分别与所述第十mos管的栅极、所述第十mos管的漏极和所述第十一mos管的栅极相连，所述第九mos管的源极接地；所述第十二mos管的栅极与所述第二反馈回路的第二输出端相连，所述第十二mos管的漏极与所述第十一mos管的漏极相连，所述第十二mos管的源极接地；其中，所述第十mos管的源极和所述第十一mos管的源极分别与电源端相连，所述第十二mos管的漏极为所述输出回路的输出端。12.可选地，所述buffer电路包括：第十三mos管和第十四mos管；所述第十三mos管的栅极和所述第十四mos管的栅极分别与所述输出回路的输出端相连，所述第十三mos管的漏极和所述第十四mos管的漏极相连，所述第十三mos管的源极与所述电源端相连，所述第十四mos管的源极接地；其中，所述第十三mos管的漏极为所述buffer电路的输出端。13.可选地，所述buffer电路还包括：第十五mos管和第十六mos管；所述第十五mos管的栅极和所述第十六mos管的栅极分别与所述第十三mos管的漏极相连，所述第十五mos管的漏极和所述第十六mos管的漏极相连，所述第十五mos管的源极与所述电源端相连，所述第十六mos管的源极接地；其中，所述第十五mos管的漏极为所述buffer电路的输出端。14.可选地，所述第二反馈回路包括：第十七mos管、第十八mos管、第十九mos管、第二十mos管、第二十一mos管和第二十二mos管；所述第十七mos管的栅极、所述第十七mos管的漏极分别与所述第六mos管的漏极相连，所述第十八mos管的栅极和所述第十八mos管的漏极分别与所述第七mos管的漏极相连，所述第十七mos管的源极和所述第十八mos管的源极分别与电源端相连；所述第十九mos管的栅极、所述第二十mos管的栅极、所述第十九mos管的漏极分别与所述第十七mos管的漏极相连，所述第二十mos管的漏极与所述第十八mos管的漏极相连，所述第十九mos管的源极和所述第二十mos管的源极接地；所述第二十一mos管的栅极、所述第二十二mos管的栅极和所述第二十二mos管的漏极分别与所述第十八mos管的漏极相连，所述第二十一mos管的漏极与所述第十七mos管的漏极相连，所述第二十一mos管的源极和所述第二十二mos管的源极接地；其中，所述第十七mos管的漏极为所述第二反馈回路的第一输出端，所述第十八mos管的漏极为所述第二反馈回路的第二输出端。15.可选地，所述第十七mos管和所述第十八mos管为p型mos管，所述第十九mos管、第二十mos管、第二十一mos管和第二十二mos管为n型mos管。16.相比于现有技术，本实用新型具有如下有益效果：17.本实用新型通过比较电路实现对外部输入的比较电压与基准电压进行比较，将比较结果输入到第一反馈回路中，使第一反馈回路根据所述比较结果在相对应的输出端输出第一工作电流；通过第二反馈回路将电源端输出的电压转换成第二工作电流和第三工作电流，使所述第二反馈回路根据所述第一工作电流和第二工作电流之和，或者所述第一工作电流与所述第三工作电流之和可以大大降低传输延时；因此，本实用新型通过在第一工作电流的基础上再增加两路工作电流，可以在不提高第一工作电流的情况下增大第二反馈回路的工作电流，从而可以在降低传输延时的同时还能实现比较器的输出稳定性。附图说明18.图1为本实用新型实施例提供的一种迟滞电压比较器的结构示意图；19.图2为本实用新型实施例提供的一种迟滞电压比较器的电路示意图；20.图3为现有技术中迟滞电压比较器的电路示意图；21.图4为本实用新型实施例提供的一种传输延时示意图。具体实施方式22.下面结合附图及实施例对本实用新型中的技术方案进一步说明。23.实施例一24.图1为本实用新型实施例提供的第一种迟滞电压比较器的结构示意图，如图1所示，所述比较器100包括：25.尾电流源110、比较电路120、第一反馈回路130、第二反馈回路140和输出回路150；26.所述尾电流源110的第一输入端与基准电流端相连，所述尾电流源的第二输入端与电源端相连，用于将所述基准电流转换成第一工作电流；27.所述比较电路120的第一端与比较电压输入端相连，所述比较电路120的第二端与基准电压端相连，所述比较电路120的第三端与所述尾电流源110的输出端相连，用于对所述比较电压与所述基准电压进行比较，输出比较结果；28.所述第一反馈回路130的输入端与所述比较电路120的输出端相连，用于根据所述比较结果在相对应的输出端输出所述第一工作电流；29.所述第二反馈回路140的第一输入端与所述第一反馈回路130的第一输出端相连，所述第二反馈回路140的第二输入端与所述第一反馈回路130的第二输出端相连，所述第二反馈回路140的第三输入端与电源端相连，用于将所述电源端输出的电压转换成第二工作电流和第三工作电流，还用于根据所述第一工作电流、所述第二工作电流和所述第三工作电流降低反馈延时；30.所述输出回路150的第一输入端与所述第二反馈回路140的第一输出端相连，所述输出回路150的第二输入端与所述第二反馈回路140的第二输出端相连，所述输出回路150的输出端与后级电路200相连，用于输出高电平或低电平到所述后级电路200。31.与现有技术相比，本实施例具有如下有益效果：32.本实施例通过比较电路实现对外部输入的比较电压与基准电压进行比较，将比较结果输入到第一反馈回路中，使第一反馈回路根据所述比较结果在相对应的输出端输出第一工作电流；通过第二反馈回路将电源端输出的电压转换成第二工作电流和第三工作电流，使所述第二反馈回路根据所述第一工作电流和第二工作电流之和，或者所述第一工作电流与所述第三工作电流之和可以大大降低传输延时；因此，本实施例通过在第一工作电流的基础上再增加两路工作电流，可以在不提高第一工作电流的情况下增大第二反馈回路的工作电流，从而可以在降低传输延时的同时还能实现比较器的输出稳定性。33.实施例二34.图2为本实用新型实施例提供一种迟滞电压比较器的电路示意图；如图2所示，所述比较器还包括：buffer电路160，所述buffer电路160的输入端与所述输出回路150的输出端相连，所述buffer电路160的输出端与所述后级电路相连。35.在本实施例中，所述尾电流源110包括：第一mos管m1和第二mos管m2；所述第一mos管m1的源极和所述第二mos管m2的源极分别与电源端相连，所述第一mos管m1的栅极、所述第一mos管m1的漏极和所述第二mos管m2的栅极分别与所述基准电流端相连，所述第二mos管m2的漏极为所述尾电流源110的输出端。36.在本实施例中，所述比较电路120包括：第三mos管m3和第四mos管m4；所述第三mos管m3的源极和所述第四mos管m4的源极分别与所述尾电流源110的输出端相连，所述第三mos管m3的栅极与基准电压端相连，所述第四mos管m4的栅极与所述比较电压输入端相连，所述第三mos管m3的漏极为所述比较电路120的第一输出端，所述第四mos管m4的漏极为所述比较电路120的第二输出端。37.在本实施例中，所述第一反馈回路130包括：第五mos管m5、第六mos管m6、第七mos管m7和第八mos管m8；所述第五mos管m5的漏极、所述第五mos管m5的栅极和所述第六mos管m6的栅极分别与所述第三mos管m3的漏极相连，所述第七mos管m7的栅极、所述第八mos管m8的栅极和所述第八mos管m8的漏极分别与所述第四mos管m4的漏极相连，所述第五mos管m5的源极、所述第六mos管m6的源极、所述第七mos管m7的源极和所述第八mos管m8的源极分别接地；其中，所述第六mos管m6的漏极为所述第一反馈回路130的第一输出端，所述第七mos管m7的漏极为所述第一反馈回路130的第二输出端。38.在本实施例中，所述输出回路150包括：第九mos管m9、第十mos管m10、第十一mos管m11和第十二mos管m12；所述第九mos管m9的栅极与所述第二反馈回路140的第一输出端相连，所述第九mos管m9的漏极分别与所述第十mos管m10的栅极、所述第十mos管m10的漏极和所述第十一mos管m11的栅极相连，所述第九mos管m9的源极接地；所述第十二mos管m12的栅极与所述第二反馈回路140的第二输出端相连，所述第十二mos管m12的漏极与所述第十一mos管m11的漏极相连，所述第十二mos管m12的源极接地；其中，所述第十mos管m10的源极和所述第十一mos管m11的源极分别与电源端相连，所述第十二mos管m12的漏极为所述输出回路150的输出端。39.在本实施例中，所述buffer电路160包括：第十三mos管m13和第十四mos管m14；所述第十三mos管m13的栅极和所述第十四mos管m14的栅极分别与所述输出回路150的输出端相连，所述第十三mos管m13的漏极和所述第十四mos管m14的漏极相连，所述第十三mos管m13的源极与所述电源端相连，所述第十四mos管m14的源极接地；其中，所述第十三mos管m13的漏极为所述buffer电路160的输出端。40.其中，所述buffer电路160还包括：第十五mos管m15和第十六mos管m16；所述第十五mos管m15的栅极和所述第十六mos管m16的栅极分别与所述第十三mos管m13的漏极相连，所述第十五mos管m15的漏极和所述第十六mos管m16的漏极相连，所述第十五mos管m15的源极与所述电源端相连，所述第十六mos管m16的源极接地；其中，所述第十五mos管m15的漏极为所述buffer电路160的输出端。41.在本实施例中，所述第二反馈回路140包括：第十七mos管m17、第十八mos管m18、第十九mos管m19、第二十mos管m20、第二十一mos管m21和第二十二mos管m22；所述第十七mos管m17的栅极、所述第十七mos管m17的漏极分别与所述第六mos管m6的漏极相连，所述第十八mos管m18的栅极和所述第十八mos管m18的漏极分别与所述第七mos管m7的漏极相连，所述第十七mos管m17的源极和所述第十八mos管m18的源极分别与电源端相连；所述第十九mos管m19的栅极、所述第二十mos管m20的栅极、所述第十九mos管m19的漏极分别与所述第十七mos管m17的漏极相连，所述第二十mos管m20的漏极与所述第十八mos管m18的漏极相连，所述第十九mos管m19的源极和所述第二十mos管m20的源极接地；所述第二十一mos管m21的栅极、所述第二十二mos管m22的栅极和所述第二十二mos管m22的漏极分别与所述第十八mos管m18的漏极相连，所述第二十一mos管m21的漏极与所述第十七mos管m17的漏极相连，所述第二十一mos管m21的源极和所述第二十二mos管m22的源极接地；其中，所述第十七mos管m17的漏极为所述第二反馈回路140的第一输出端，所述第十八mos管m18的漏极为所述第二反馈回路140的第二输出端。42.其中，所述第十七mos管m17和所述第十八mos管m18为p型mos管，所述第十九mos管m19、第二十mos管m20、第二十一mos管m21和第二十二mos管m22为n型mos管。43.需要说明的是，在阐述本实施例提供的迟滞电压比较器的工作原理之前，先结合图3所示的现有技术中的迟滞电压比较器对背景技术中提到的技术问题进行详细说明：44.如图3所示，第一反馈回路由m5、m6、m7、m8构成，当vin《vref时，b点为高电位(m7/m8导通)，a点为低电位(m5/m6截止)，同时m12导通，输出out为低电平；随着vin电压逐渐增加，a点电位逐渐增加，b点电位逐渐减小，同时m6导通将b点电位进一步拉低，加快m7跟m8截止；当b点电位为低时，m12截止，输出out为高电平。电路分析可知，流过m5、m6的电流越大，b点电位被下拉到低电位速度越快，out输出变化越快，即传输延时越小；同理，当vin从高电位跳变到低电位时，流经m7、m8的电流越大，a点被下拉到低电位速度越快，out传输延时越小；其中，图4为传输延时示意图。45.在图3电路中显示出m5、m6、m7、m8工作电流均来源于流过m2的第一工作电流i1，因此第一工作电流i1的大小非常重要，其大小决定第一反馈回路工作速度，进而影响比较器传输延时时间。在实际电路应用中，基准电流ib一般较小(一般为ua级别)，通过增大m2的w/l可以镜像一个很大的电流i1[0046][0047]从而优化比较器传输延时时间，但受器件尺寸影响，优化效果有限。出于器件匹配考虑，m1跟m2 mos管的长l一般相同，通过增加m2的宽w来增加镜像电流i1，w越大，m2自生寄生电容随之增加，当电源vdd波动时，由于耦合存在，影响m3、m4器件各端口电压，进而影响其工作电流，导致输出不稳定，从而使图3中的迟滞电压比较器存在降低传输延时和输出稳定性不兼容的问题。[0048]为了解决上述问题，本实施例在图3的基础上通过增加6个mos管(m17、m18、m19、m20、m21、m22)，构成第二反馈回路，第二反馈回路的工作电流跟m17、m18、m19、m22相关，不受m2漏极电流i1影响，所以m2器件尺寸可以很小，另外m17、m18采用二极管接法，且均工作在饱和区，m17流过电流为：[0049][0050]在饱和区时：vgs-vth＝vds，因m19同样采用二极管接法，所以m17的vds≥vth-vdd,因此该回路电流i2较大：[0051][0052]即在较小w/l下电流可达到ma级别，i3跟i2电流回路结构对称，此处不再阐述。当vin《vref时，m19、m20在大电流第二工作电流i2和第一电流i1工作状态下可以快速将b点下拉至低电位，同理in》vref时，m21、m22在大电流第三工作电流i3和第一工作电流i1工作状态下可以快速将a点下拉至低电位，从而使out输出随着vin电位变化而快速跳变，达到传输延时较短目的，实现高速比较。[0053]表1为传输延时的仿真对比结果，由此可以看出本实用新型电路传输延时仅为传统现有比较器的27％，可以大大提高比较速度。[0054]表1、传输延时的仿真对比结果[0055]device现有比较器本实用新型比较器m2＝6u/3u26ns7nsm2＝96u/3u15ns6ns[0056]需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。[0057]以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!