高压MOS器件及其制备方法与流程 专利技术说明

电气元件制品的制造及其应用技术高压mos器件及其制备方法技术领域1.本发明涉及半导体制造技术领域，具体涉及一种半导体器件，特别是涉及一种高压mos器件及其制备方法。背景技术：2.高压（high voltage）mos（metal-oxide-semiconductor，金属氧化物半导体）器件是一种常用的功率器件。其工作原理为，当控制电压作用于栅极时，栅极与源极之间形成的电场会改变漏极与源极之间的电阻值。当控制电压增加时，漏极与源极之间的电阻值会逐渐降低，从而增加电流。相反，当控制电压降低时，漏极与源极之间的电阻值会逐渐增大，电流也会降低。由于其具有可靠性高，体积小，功耗低，响应速度快等优点，因而在电力电子、通信、汽车电子、航空航天等领域得到越来越广泛的应用。3.对于高压mos器件来说，其主要的指标包括在关断状态（off-state）下的（breakdown voltage，简称bv）以及导通状态下的（on-state）下的导通电阻（rdson）。通常希望击穿电压尽量高而导通电阻尽量小。击穿电压和导通电阻主要依由漂移区（drift）长度以及浓度决定。现有技术中，通常通过增加漂移区的长度和减小漂移区的掺杂浓度以提高击穿电压，但是这会增加芯片面积和导通电阻，影响器件性能和进一步小型化。4.应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。技术实现要素：5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压mos器件及其制备方法，用于解决现有技术中现有技术中通过增加漂移区的长度和减小漂移区的掺杂浓度以提高击穿电压，但是这会增加芯片面积和导通电阻，影响器件性能和进一步小型化等问题。6.为实现上述目的及其他相关目的，本发明提供一种高压mos器件，所述高压mos器件包括衬底、栅极、源极、漏极、漂移区及多个隔离沟槽；所述栅极位于衬底内或衬底上表面；多个漂移区位于衬底内，且位于栅极的两侧，源极和漏极各自位于栅极两侧的漂移区内，源极和栅极之间以及漏极和栅极之间的衬底内间隔设置有多个隔离沟槽，相邻隔离沟槽之间的衬底表面设置有第一反型层。7.在一可选方案中，所述栅极为平面栅结构，所述高压mos器件还设置有侧墙结构，所述侧墙结构自栅极侧面延伸到与栅极相邻的隔离沟槽表面。8.更可选地，所述侧墙结构包括3个以上沿横向依次贴合的绝缘层，且沿远离栅极的方向，各绝缘层的介电常数依次增大。9.在另一可选方案中，所述栅极为沟槽栅，包括栅氧化层以及填充于栅氧化层内侧的栅导电层，其中，沟槽栅底部的栅氧化层的厚度大于侧壁的栅氧化层的厚度。10.更可选地，所述沟槽栅的底部设置有高掺杂的电场屏蔽结构。11.可选地，所述隔离沟槽包括位于沟槽表面的第一绝缘材料层、位于第一绝缘材料层内侧的金属层以及覆盖金属层的第二绝缘层。12.可选地，第一反型层的掺杂浓度不低于漂移区的掺杂浓度。13.更可选地，所述第一反型层的掺杂浓度为1e12/cm3-1e13/cm3。14.可选地，所述源极和/或漏极的下方的漂移区内间隔设置有第二反型层。15.本发明还提供一种高压mos器件的制备方法，所述制备方法用于制备如上述任一方案中所述的高压mos器件；制备过程中，形成隔离沟槽时所使用的掩膜板与形成源极及漏极所使用的掩膜板为同一掩膜板。16.如上所述，本发明的高压mos器件及其制备方法，具有以下有益效果：本技术经改善的结构设计，在源漏极与栅极之间的漂移区内间隔设置多个沟槽，且在隔离沟槽之间的漂移区表面形成反型层，有助于改善器件电场分布，避免形成局部场强尖峰，可在不增加器件导通电阻的同时提高器件击穿电压，有助于器件性能的进一步优化。附图说明17.图1显示为本发明提供的高压mos器件于一示例中的截面结构示意图。18.图2显示为本发明提供的高压mos器件于另一示例中的截面结构示意图。具体实施方式19.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。20.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。21.在本技术的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。22.需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。实施例一23.如图1所示，本实施例提供一种高压mos器件，所述高压mos器件包括衬底11、栅极、源极13、漏极14、漂移区15及多个隔离沟槽16。所述栅极位于衬底11上表面，即所述栅极为平面栅结构。多个漂移区15位于衬底11内，且位于栅极的两侧，源极13和漏极14各自位于栅极两侧的漂移区15内，源极13和栅极之间以及漏极14和栅极之间的衬底11内间隔设置有多个隔离沟槽16（栅极的两侧均具有两个以上的隔离沟槽16），相邻隔离沟槽16之间的衬底11表面设置有第一反型层20。24.本技术经改善的结构设计，在源漏极与栅极之间的漂移区内间隔设置多个沟槽，且在隔离沟槽之间的漂移区表面形成反型层，有助于改善器件电场分布，避免形成局部场强尖峰，可在不增加器件导通电阻的同时提高器件击穿电压，有助于器件性能的进一步优化。25.所述衬底11包括但不限于各种半导体材质的晶圆，例如为硅晶圆、锗晶圆、锗硅晶圆、绝缘体上硅晶圆、碳化硅晶圆等。既可以为裸晶圆，也可以为表面已经形成有功能膜层或晶体管等器件结构的晶圆。例如在一些示例中，衬底11包括硅晶圆以及形成于硅晶圆上的外延层，外延层具有与硅晶圆相同的导电类型，例如均为n型，但掺杂浓度低于衬底11掺杂浓度。若衬底11为表面形成有外延层的复合结构，则后续的漂移区15和隔离沟槽16等结构将在外延层内形成。设置外延层，可以根据需要调节外延层的电阻率，有助于进一步优化制备的器件的性能，例如提高器件的抗击穿性能。在另外的示例中，在形成有外延层的情况下，外延层和晶圆之间还可以形成有相同导电类型的缓冲层，缓冲层的掺杂浓度介于晶圆和外延层之间。设置缓冲层，可以防止外延层的离子向晶圆中扩散，确保器件的电性能。26.在所述栅极为平面栅结构的情况下，如图1所示，所述栅极可以向外延伸至漂移区15的表面直至与隔离沟槽16邻接。所述栅极包括依次形成于衬底11表面的栅氧化层121、栅导电层122和栅介质层123。栅氧化层121例如为氧化硅层，其优选通过热氧化工艺形成于衬底11的表面。其厚度例如为50埃-200埃。栅导电层122可以为多晶硅层或栅极金属层，其可以通过化学气相沉积工艺形成。栅介质层123可以为氮化硅层或其他诸如氧化铪、氧化锆等高k介质材料层。27.在进一步的示例中，所述高压mos器件还设置有侧墙结构19，所述侧墙结构19自栅极侧面延伸到与栅极相邻的隔离沟槽16表面，且可以覆盖单个隔离沟槽16的部分或全部的表面。28.所述侧墙结构19可以为单层或多层结构，例如为单层氮化硅层，或包括位于栅极侧面的氧化硅层以及位于氧化硅层背离栅极表面的氮化硅层。在一较佳示例中，所述侧墙结构19包括3个以上沿横向依次贴合的绝缘层，且沿远离栅极的方向，各绝缘层的介电常数依次增大。侧墙结构19的横向尺寸自上而下逐渐增大。例如与栅极贴合的绝缘层为氧化硅层，而其他两个绝缘层则选自氮化硅层、氮氧化硅层、氧化铪层、氧化铝层、氧化锆层等材料层中的一种。多个材料层构成的侧墙结构19有助于提高侧墙自身的机械强度以及其隔离性能。29.作为示例，各漂移区15内的隔离沟槽16为2个以上。当隔离沟槽16为3个或以上时，优选相邻的隔离沟槽16的漂移区15表面均形成有第一反型层20。各漂移区15的尺寸以及各隔离沟槽16的尺寸可以相同或不同。但在对称式mos器件中，各漂移区15和隔离沟槽16的尺寸优选相同，相应地源极13和漏极14的尺寸和掺杂浓度等参数也保持一致，因此源极13和漏极14可以互换使用。隔离沟槽16的具体尺寸和数量不做限制，在满足工艺许可和器件尺寸的情况下，可以适当增加其数量。30.所述隔离沟槽16优选为上窄下宽的结构。这有助于材料填充。隔离沟槽16的深度较佳地为小于漂移区15的深度，即隔离沟槽16的底部与漂移区15的底部具有间距。隔离沟槽16的侧面与漂移区15的侧面较佳地具有一定间距。现有技术中的隔离沟槽16内填充的都是绝缘材料。例如隔离沟槽16内可以填充单一的诸如氧化硅等绝缘材料。在本技术提供的一较佳示例中，所述隔离沟槽16包括位于沟槽表面的第一绝缘材料层、位于第一绝缘材料层内侧的金属层以及覆盖金属层的第二绝缘层。所述第一绝缘材料层例如为氧化硅层，其可以通过热氧化工艺形成于沟槽的内表面。氧化硅层的内表面可以进一步形成氮化硅层以增强其隔离效果，金属层则形成于氮化硅层的内侧。所述金属层可以为与源漏极14的导电金属层相同的材料层，例如为铝层。所述第二绝缘层可以为通过对金属层进行氧化或进行离子注入而形成的金属氧化物层，也可以为通过化学气相沉积或物理气相沉积形成的诸如氮化硅层等绝缘材料层。在其他示例中，还可以为同时包括对金属层进行氧化或离子注入而形成的金属氧化物层和形成于金属氧化物层表面的氮化硅层，这有助于增强不同膜层之间的粘附性，有助于进一步提高隔离沟槽16的隔离性能。而于隔离沟槽16内填充部分金属层，有助于调节器件的应力分布，在后续的诸如高温退火和化学机械研磨工艺中有助于提高工艺均匀性，提高器件性能。31.第一反型层20较佳地为通过掺杂工艺形成，其掺杂类型与漂移区15的掺杂类型相反，例如漂移区15为p型掺杂而第一反型层20为n型掺杂。较佳地，第一反型层20的掺杂浓度不低于漂移区15的掺杂浓度。在进一步的示例中，所述第一反型层20的掺杂浓度为1e12/cm3-1e13/cm3，其掺杂深度小于漂移区15的掺杂深度，且优选小于源极13和漏极14的掺杂深度和浓度。32.在一较佳示例中，所述源极13和/或漏极14的下方的漂移区15内间隔设置有第二反型层22。即既可以在源极13下方的漂移区15内设置第二反型层22，也可以在漏极14下方的漂移区15内设置第二反型层22，或者在这两个区域均设置反型层。第二反型层22与源极13及漏极14在纵向上均具有间距。第二反型层22与漂移区15的底部具有间隔，其宽度优选小于源极13和漏极14的宽度。第二反型层22的掺杂浓度和第一反型层20的掺杂浓度可以相同或不同。形成第二反型层22，有助于进一步改善器件的电场分布，有助于进一步提高器件耐压性能和可靠性。33.所述高压mos器件通常还包括将源极13、漏极14和栅极电性引出的引出电极17。引出电极17可以为铜电极、铝电极、镍电极等金属电极，也可以为非金属电极。为降低界面接触电阻，源极13、漏极14和栅极的表面可以形成有金属硅化物层18，金属硅化物层18可以通过在沉积相应金属材料层后经高温退火形成。34.根据最终制备的器件类型的不同，所述高压mos器件还形成有其他结构。例如如果为超结型器件，衬底11内还将形成有超结结构。衬底11的背面还可以形成漏极金属层。本实施例并不限定高压mos器件的具体类型，且不同高压mos器件的具体结构为本领域技术人员所熟知，对此不做一一展开。35.本实施例提供的高压mos器件可通过常规方法制备而成，例如先于衬底11上表面经薄膜沉积和刻蚀等工艺形成栅极，再于衬底11内形成隔离沟槽16，再依栅极进行离子注入和高温推阱等工艺形成源漏极等结构。或者也可以先形成隔离沟槽16和源漏极等结构再形成栅极，对此不做限制。实施例二36.如图2所示，本实施例提供另一种结构的高压mos器件。本实施例的高压mos器件与实施例一的主要区别在于，实施例一的高压mos器件为平面栅结构，即其栅极形成于衬底11的上表面。而本实施例的高压mos器件的栅极为沟槽栅，即栅极形成在衬底11内。这有助于进一步降低器件导通电阻和器件的进一步小型化。37.具体地，沟槽栅包括沟槽、形成于沟槽表面的栅氧化层121、填充于栅氧化层121内侧，将沟槽完全填充的栅导电层122以及覆盖于栅氧化层121和栅导电层122表面的栅介质层123。栅氧化层121例如为氧化硅层，栅导电层122例如为多晶硅层或其他栅金属层。沟槽栅较佳地为u型栅。且在较佳的示例中，沟槽栅底部的栅氧化层121的厚度大于侧壁的栅氧化层121的厚度。例如在制备沟槽栅的过程中，先通过刻蚀工艺形成沟槽栅的沟槽，然后对沟槽栅进行底部填充而形成底部的氧化硅层，之后对沟槽进行热氧化而形成侧壁的氧化硅层。这种结构的沟槽栅有助于进一步提高器件的耐压性能。38.在一较佳示例中，所述沟槽栅的底部还设置有高掺杂的电场屏蔽结构21。电场屏蔽结构21的横向尺寸较佳地为小于沟槽栅的横向尺寸，其深度较佳地为小于2μm，例如为0.5μm-1μm。电场屏蔽结构21例如为铝掺杂区。形成电场屏蔽结构21，有助于进一步提高器件的抗击穿性能。39.除上述区别外，本实施例的高压mos器件的其他结构均与实施例一相同。例如均包括形成于栅极两侧的多个漂移区15、位于各漂移区15内的源极13、漏极14及多个隔离沟槽16，以及形成于相邻隔离沟槽16之间的漂移区15表面的第一反型层20等。源极13和/或漏极14下方的漂移区15内还可以形成第二反型层22。更详细的内容，还请参考前述内容，出于简洁的目的不赘述。40.本发明还提供一种高压mos器件的制备方法，所述制备方法用于制备如上述任一方案中所述的高压mos器件。本实施例的制备方法在制备mos器件的过程中的最大特点在于，制备过程中，形成隔离沟槽时所使用的掩膜板与形成源极及漏极所使用的掩膜板为同一掩膜板。因此形成反型层并不会额外增加掩膜成本。除此之外，其他结构的制备方法与现有技术相差不大，例如先采用薄膜沉积和光刻刻蚀工艺形成栅极，再经刻蚀和薄膜沉积工艺于栅极两侧形成隔离沟槽，再经离子注入和高温退火等工艺形成源极、漏极、漂移区和第一反型层，或者也可以先形成其他结构再形成栅极。若形成的是沟槽栅，则隔离沟槽和沟槽栅的沟槽可以在同一步骤中形成。本实施例中不做具体限制。41.综上所述，本发明提供一种高压mos器件及其制备方法。所述高压mos器件包括衬底、栅极、源极、漏极、漂移区及多个隔离沟槽；所述栅极位于衬底内或衬底上表面；多个漂移区位于衬底内，且位于栅极的两侧，源极和漏极各自位于栅极两侧的漂移区内，源极和栅极之间以及漏极和栅极之间的衬底内间隔设置有多个隔离沟槽，相邻隔离沟槽之间的衬底表面设置有第一反型层。本技术经改善的结构设计，在源漏极与栅极之间的漂移区内间隔设置多个沟槽，且在隔离沟槽之间的漂移区表面形成反型层，有助于改善器件电场分布，避免形成局部场强尖峰，可在不增加器件导通电阻的同时提高器件击穿电压，有助于器件性能的进一步优化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。42.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。









图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!




内容声明：本文中引用的各种信息及资料（包括但不限于文字、数据、图表及超链接等）均来源于该信息及资料的相关主体（包括但不限于公司、媒体、协会等机构）的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理！本站为非盈利性质站点,发布内容不收取任何费用也不接任何广告!




免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理，本文部分文字与图片资源来自于网络，部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!的,若有来源标注错误或侵犯了您的合法权益，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意,谢谢!